

GRAPHICS SYSTEM

Publication number: JP2002132489 (A)

Publication date: 2002-05-10

Inventor(s): FOULADI FARHAD; MOORE ROBERT +

Applicant(s): NINTENDO CO LTD +

Classification:

- **international:** G06F3/153; G06F5/06; G06T1/60; G06T15/00; G06F3/153;
G06F5/06; G06T1/60; G06T15/00; (IPC1-7): G06F3/153;
G06F5/06; G06T15/00

- **European:** G06F3/14; G06T1/60

Application number: JP20010195710 20010628

Priority number(s): US20000226912P 20000823; US20000726215 20001128

Also published as:


US7196710 (B1)

US2007165043 (A1)

US7701461 (B2)

Abstract of JP 2002132489 (A)

PROBLEM TO BE SOLVED: To provide a technique effectively buffering a graphics command between a graphics command generating device and a graphics command consuming device. **SOLUTION:** A graphics system is provided with a 3D graphics pipeline and a graphics/audio processor including an audio DSP. A variable and a graphics command buffer 812 are arranged by allocating a part of a main memory 112. All writing into a graphics FIFO is fed to a buffer in the main memory 112. The generating device and consuming device independently maintains their own leads and writing pointers 802 and 808. The consuming device uses the writing pointer 808 in order to track an available position of data in the buffer. The generating device reads a series of graphics commands stored in a certain place of the memory to the buffer and then write a lead command so as to read the remainder of the buffer.



Data supplied from the **espacenet** database — Worldwide

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2002-132489
(P2002-132489A)

(43)公開日 平成14年5月10日 (2002.5.10)

(51) Int.Cl. ⁷	識別記号	F I	テ-マコ-ト ⁸ (参考)
G 0 6 F 3/153 5/06	3 3 6	G 0 6 F 3/153 5/06	3 3 6 A 5 B 0 6 9 Z 5 B 0 8 0
G 0 6 T 15/00	1 0 0	G 0 6 T 15/00	1 0 0 A

審査請求 未請求 請求項の数81 O L 外国語出願 (全101頁)

(21)出願番号	特願2001-195710(P2001-195710)
(22)出願日	平成13年6月28日 (2001.6.28)
(31)優先権主張番号	6 0 / 2 2 6 9 1 2
(32)優先日	平成12年8月23日 (2000.8.23)
(33)優先権主張国	米国 (U S)
(31)優先権主張番号	0 9 / 7 2 6 2 1 5
(32)優先日	平成12年11月28日 (2000.11.28)
(33)優先権主張国	米国 (U S)


(71)出願人	000233778 任天堂株式会社 京都府京都市南区上鳥羽鉢立町11番地1
(72)発明者	ファーハッド フォーラディ アメリカ合衆国 カリフォルニア州 パロ アルト アルマ通り 101
(72)発明者	ロバート ムーア アメリカ合衆国 ワシントン州 レドモン ド 227番プレース エヌイー 2522
(74)代理人	100090181 弁理士 山田 義人 Fターム(参考) 5B069 AA16 5B080 CA04 CA08 CA09

(54)【発明の名称】 グラフィクスシステム

(57)【要約】 (修正有)

【課題】 グラフィクスコマンド発生器とグラフィクスコマンド消費器との間でグラフィクスコマンドを効率的にバッファリングする技術を提供する。

【解決手段】 グラフィクスシステムは3DグラフィクスピープラインおよびオーディオDSPを含むグラフィクス/オーディオプロセッサを備える。主メモリ112の一部を割り付けることによって、可変数、可変サイズのグラフィクスコマンドバッファ812を設ける。グラフィクスFIFOへの全ての書き込みが主メモリ112中のバッファに送られる。発生器および消費器は独立して自身のリードおよびライトポインタ802, 808を維持する。消費器はバッファ内のデータの有効位置をトラッキングするためにライトポインタ808を使用する。発生器は、バッファへ、消費器がメモリのどこかへストアされている一連のグラフィクスコマンドを読み出しつつその後バッファの残りを読み出すようにリードコマンドを書き込む。



【特許請求の範囲】

【請求項1】グラフィクスコマンドを出力する発生器、発生器によって出力されたグラフィクスコマンドを消費する消費器、および発生器および消費器の間に結合され、消費器への分配のために、発生器によって出力されたグラフィクスコマンドを受けかつ一時的にストアする少なくとも1つのバッファをストアする記憶装置を備え、

発生器および消費器は前記バッファを他方とは独立してアクセスすることができる、グラフィクスシステム。

【請求項2】発生器および消費器は独立したリードおよび／またはライトポインタを有する、請求項1記載のグラフィクスシステム。

【請求項3】記憶装置はその記憶装置内の選択された位置に配置された複数のサイズ可変バッファをストアする、請求項1記載のグラフィクスシステム。

【請求項4】記憶装置は各々が発生器および／または消費器によって独立してアクセスされ得る複数のバッファをストアする、請求項1記載のグラフィクスシステム。

【請求項5】消費器は、複数のバッファの少なくともアクティブな1つへ書き込みすることができないが、その複数のバッファの少なくとも前記アクティブな1つのためのライトポインタを発生器とは独立して維持する、請求項4記載のグラフィクスシステム。

【請求項6】消費器は発生器がアクティブなバッファへ書き込んだことに応答して消費器ライトポインタを選択的にインクリメントする、請求項2記載のグラフィクスシステム。

【請求項7】発生器は前記複数のバッファの第1のバッファに関連する発生器リードポインタおよび発生器ライトポインタを与え、消費器は前記複数のバッファの前記第1バッファに関連する消費器リードポインタおよび消費器ライトポインタを独立して維持する、請求項4記載のグラフィクスシステム。

【請求項8】消費器は、その消費器がアクティブなバッファから読み出すことに応じて消費器リードポインタをインクリメントし、そのインクリメントした消費器リードポインタが消費器ライトポインタと所定の関係を有するとき、アクティブなバッファからの読み出を中断する、請求項6記載のグラフィクスシステム。

【請求項9】複数のバッファの第1バッファは、発生器が記憶装置内のどこかへストアしたグラフィクスコマンドのセットを消費させかつどこかにストアされたそのグラフィクスコマンドを消費した後にはその第1バッファからのグラフィクスコマンドの消費を再開させるように、消費器を制御するリードコマンドを含む、請求項4記載のグラフィクスシステム。

【請求項10】リードコマンドは、表示リストの開始アドレスと長さとを特定し、その特定した開始アドレスで始まる特定した長さの表示リストを読み出すように消費

器を制御する、請求項9記載のグラフィクスシステム。

【請求項11】バッファは循環的な先入れ先出し(FIFO)アクセスを与える、請求項1記載のグラフィクスシステム。

【請求項12】バッファは直線的な先入れ先出し(FIFO)アクセスを与える、請求項1記載のグラフィクスシステム。

【請求項13】バッファは発生器および消費器の両方へ同時に選択的に付属され得る、請求項1記載のグラフィクスシステム。

【請求項14】バッファは発生器に付属され、別のバッファが消費器に付属される、請求項1記載のグラフィクスシステム。

【請求項15】バッファはまず発生器に付属され、次いで、発生器から離されかつ消費器に付属される、請求項1記載のグラフィクスシステム。

【請求項16】バッファは発生器、消費器、またはその両方へ付属され得る、請求項1記載のグラフィクスシステム。

【請求項17】1つのバッファだけが一度に発生器に付属される、請求項1記載のグラフィクスシステム。

【請求項18】1つのバッファだけが一度に消費器に付属される、請求項1記載のグラフィクスシステム。

【請求項19】バッファは16Kバイトの最大サイズを有する、請求項1記載のグラフィクスシステム。

【請求項20】発生器はバッファのサイズをセットする、請求項1記載のグラフィクスシステム。

【請求項21】バッファはグラフィクスコマンドのフレームをストアするために動的にサイズを決められる、請求項1記載のグラフィクスシステム。

【請求項22】発生器は、バッファ開始アドレスおよびバッファ長を特定するグラフィクスバッファ初期化コマンドを発行することによってバッファを宣言する、請求項1記載のグラフィクスシステム。

【請求項23】バッファは32バイトの倍数である長さを有しつつ64Kバイトの最小サイズを有する、請求項1記載のグラフィクスシステム。

【請求項24】発生器はバッファに中断点を書き込み、消費器はその中断点への遭遇に応じてグラフィクスコマンドの消費を中断する、請求項1記載のグラフィクスシステム。

【請求項25】バッファは、発生器がバッファ内の位置に上書きしたときを示すオーバフローステータス表示器を有する、請求項1記載のグラフィクスシステム。

【請求項26】さらに、バッファのステータスを示すハードウェアステータスレジスタを備える、請求項1記載のグラフィクスシステム。

【請求項27】ステータスレジスタは、バッファフルおよびバッファエンプティに関連する発生器ライトポインタの位置；バッファオーバフロー；発生器が現在バッ

アへ書き込んでいるかどうか；および消費器が現在バッファから読み出しているかどうかのパラメータを含む、請求項26記載のグラフィクスシステム。

【請求項28】さらに、バッファに結合され、書込が読み出を追い越すのを防止するために、フロー制御ロジックを与えるハードウェアコントローラを備える、請求項1記載のグラフィクスシステム。

【請求項29】さらに、バッファに結合され、リードおよびライトポインタを最後の位置から最初の位置へラップするハードウェアコントローラを備える、請求項1記載のグラフィクスシステム。

【請求項30】発生器はプロセサを含み、消費器はグラフィクスパイプラインを有するグラフィクスプロセサを含む、請求項1記載のグラフィクスシステム。

【請求項31】記憶装置は主システムメモリを含み、発生器は主システムメモリ内において前記バッファを動的に割り付ける、請求項1記載のグラフィクスシステム。

【請求項32】グラフィクスコマンドを受けかつ一時にストアする記憶バッファ、

前記バッファ内へグラフィクスコマンドを書き込み、バッファに関連する発生器ライトポインタおよび発生器リードポインタを維持する発生器、および発生器ライトポインタとは独立した消費器ライトポインタおよび発生器リードポインタとは独立した消費器リードポインタを維持し、バッファ内にストアされているグラフィクスコマンドを消費する消費器を備える、グラフィクスシステム。

【請求項33】消費器は消費器がバッファから消費するたび毎に消費器リードポインタをインクリメントし、消費器リードポインタが消費器ライトポインタと所定の関係を有するときバッファからの消費を中断する、請求項32記載のグラフィクスシステム。

【請求項34】消費器は発生器がバッファへ書込を行ったことに応答して消費器ライトポインタを選択的に自動的にインクリメントする、請求項32記載のグラフィクスシステム。

【請求項35】発生器は、消費器が発生器のバッファへの書込に応答して消費器ライトポインタを自動的にインクリメントすべきかどうかを特定する構成コマンドを消費器に送る、請求項32記載のグラフィクスシステム。

【請求項36】発生器ライトポインタに基づいてバッファ中へグラフィクスコマンドを書き込むグラフィクスコマンド発生器と、消費器リードポインタに基づいてバッファからグラフィクスコマンドを読み出すグラフィクスコマンド消費器とを含むグラフィクスシステムにおいて、

消費器によって消費器ライトポインタが独立的に維持され、その消費器ライトポインタは発生器が前記バッファ中へ書き込んだ有効データの範囲を示し、消費器は消費器リードポインタが消費器ライトポインタに対して所定

の関係を有することに応答してバッファからのグラフィクスコマンドを消費することを中止するようにしたことを特徴とする、グラフィクスシステム。

【請求項37】アプリケーションを実行するプロセサモジュール、グラフィクスプロセサモジュール、およびプロセサモジュールおよびグラフィクスプロセサモジュールに結合された少なくとも1つのメモリを含むインタラクティブなグラフィクスシステムにおいて、プロセサモジュールとグラフィクスプロセサモジュールとの間のグラフィクスコマンドのフローを制御する方法であって、アプリケーションの制御の下で、メモリ中の可変数の FIFOバッファを動的に確立し、そのアプリケーションがFIFOバッファの各々のサイズを特定し、アプリケーションは、複数のFIFOバッファの少なくとも第1のFIFOバッファ中にグラフィクスコマンドを書き込むようにプロセサモジュールを制御し、そしてアプリケーションは、グラフィクスプロセサモジュールが前記プロセサの書込とは独立して第1のFIFOバッファからグラフィクスコマンドを読み出すのを制御するグラフィクスコマンドをグラフィクスプロセサモジュールに送る、方法。

【請求項38】プロセサモジュールは複数の第1のバッファに関連するプロセサモジュールリードポインタおよびプロセサモジュールライトポインタを与える、そしてグラフィクスプロセサモジュールは前記第1のバッファに関連するグラフィクスプロセサモジュールリードポインタおよびグラフィクスプロセサモジュールライトポインタを独立して維持する、請求項37記載の方法。

【請求項39】グラフィクスプロセサモジュールはグラフィクスプロセサモジュールが第1のバッファから読み出すたび毎にグラフィクスプロセサモジュールリードポインタをインクリメントし、グラフィクスプロセサモジュールリードポインタがグラフィクスプロセサモジュールライトポインタと所定の関係を有するとき第1のバッファからの読み出を中断する、請求項37記載の方法。

【請求項40】グラフィクスプロセサモジュールは、プロセサモジュールが第1のバッファへ書き込むことに応答してグラフィクスプロセサモジュールライトポインタを選択的に自動的にインクリメントする、請求項37記載の方法。

【請求項41】グラフィクスプロセサモジュールは、プロセサモジュールとは独立して、複数のバッファの少なくともアクティブな1つのためのライトポインタを維持する、請求項37記載の方法。

【請求項42】さらに、中断点を設定し、そしてグラフィクスプロセサモジュールがその中断点に遭遇することに応答してグラフィクスプロセサモジュールがバッファを読み出すのを少なくとも一時に中断するようにした、請求項37記載の方法。

【請求項43】選択的な制御ステップは、オーバフロー

の検出に応答してプロセサモジュールがバッファへ書き込むのを中断させるステップを含む、請求項37記載の方法。

【請求項44】グラフィクスデータのフローを制御する方法であって、グラフィクスデータを各々が複数の記憶位置を有する複数のサイズ可変FIFOバッファへ書き込むステップ、複数の記憶位置の少なくとも1つに関連する中断点を設定するステップ、

所定の順序で複数のバッファからグラフィクスデータを読み出すステップ、

中断点に関連する少なくとも1つの記憶位置への遭遇に応答して読み出ステップを一時的に中断して割り込みを発生するステップ、および割り込みクリアコマンドの受信に応答して読み出ステップを再開するステップを含む、方法。

【請求項45】再開ステップは中断点ディスエーブルコマンドの受信に応答して行われる、請求項44記載の方法。

【請求項46】書き込みステップは、第1イメージフレームに対応するグラフィクスデータをバッファの第1部分へ書き込むステップ、および第2イメージフレームに対応するグラフィクスデータをバッファの第2部分へ書き込むステップを含み、そして設定ステップは第1および第2バッファ部分を分離する位置に関連して中断点を設定するステップを含む、請求項44記載の方法。

【請求項47】所定順序は先入れ先出し(FIFO)である、請求項44記載の方法。

【請求項48】書き込みステップは汎用処理ハードウェアによって行われ、読み出ステップは特定目的グラフィクスハードウェアによって行われる、請求項44記載の方法。

【請求項49】読み出ステップおよび書き込みステップは実質的に同時に行われる、請求項44記載の方法。

【請求項50】書き込みステップは読み出ステップが開始する前に完了する、請求項44記載の方法。

【請求項51】再開された読み出ステップは、別の中断点に遭遇するか、バッファがエンプティになるかあるいはグラフィクスデータによって表されるイメージフレームが異常終了するまで継続する、請求項44記載の方法。

【請求項52】さらに、バッファのステータスを表示するステップを含む、請求項44記載の方法。

【請求項53】ステータス表示ステップは、バッファフルおよびバッファエンプティに関連するライトポインタの位置；バッファオーバフロー；書き込みステップがアクティブであること；コマンド処理がアイドル状態であるかどうか；および読み出ステップがアクティブであることの、パラメータの少なくとも3つを表示する、請求項52記載の方法。

【請求項54】書き込みステップはバッファを循環的に書き込むステップを含み、読み出ステップはバッファを循環的

に読み出すステップを含む、請求項44記載の方法。

【請求項55】グラフィクスコマンドを受けかつそれを一時的にストアする記憶装置、

前記記憶装置中のどこかにストアされているグラフィクスコマンドの第1セットおよびグラフィクスコマンドの第2セットを参照するコマンドを含むコマンドを前記記憶装置中のバッファへ書き込む発生器、およびバッファ中にストアされているグラフィクスコマンドの第1セットを消費し、参照コマンドに遭遇したことに応答して、それによって参照されたグラフィクスコマンドの第2セットを消費し、その後バッファからの付加的なコマンドを消費するためにバッファヘリターンする消費器を備える、グラフィクスシステム。

【請求項56】バッファは循環バッファである、請求項55記載のグラフィクスシステム。

【請求項57】参照コマンドは表示リストの開始アドレスを特定し、その参照コマンドはその特定された開始アドレスで開始する表示リストを読み出すように消費器を制御する、請求項55記載のグラフィクスシステム。

【請求項58】参照コマンドは消費器が消費すべきデータユニットの数を特定する、請求項55記載のグラフィクスシステム。

【請求項59】消費器はバッファへの書き込はできないが、発生器とは独立してバッファのためのライトポインタを維持する、請求項55記載のグラフィクスシステム。

【請求項60】グラフィクスシステムにおいて、グラフィクスコマンドの発生器からのグラフィクスコマンドをグラフィクスコマンドの消費器へ送る方法であって、発生器および消費器に結合されたメモリ中の可変位置に配置された複数のサイズ可変バッファを作り、サイズ可変バッファへ発生器によって発生されたグラフィクスコマンドを一時的にストアし、発生器とは独立してバッファをアクセスすることによってサイズ可変バッファからのグラフィクスコマンドを消費器によって消費し、そして消費されたグラフィクスコマンドの少なくとも一部に基づいてグラフィクスイメージの少なくとも一部を発生する、方法。

【請求項61】消費器は複数のバッファの少なくともアクティブな1つへ書き込むことはできず、さらに、発生器とは独立して、消費器が複数のバッファの少なくとも前記アクティブな1つのためのライトポインタを維持する、請求項60記載の方法。

【請求項62】さらに、前記複数のバッファの第1バッファに関連する発生器リードポインタおよび発生器ライトポインタを発生器によって維持し、消費器によって、独立して、前記複数のバッファの前記第1バッファに関連する消費器リードポインタおよび消費器ライトポインタを維持する、請求項60記載の方法。

【請求項63】さらに、消費器によって、アクティブな

バッファから消費器が読み出すことに応じて消費器リードポインタをインクリメントし、そしてインクリメントした消費器リードポインタが消費器ライトポインタと所定の関係を有するときアクティブなバッファからの読み出を中断する、請求項6.2記載の方法。

【請求項6.4】さらに、発生器がアクティブなバッファへ書き込むことに応答して選択的に消費器ライトポインタをインクリメントする、請求項6.3記載の方法。

【請求項6.5】複数のバッファの第1バッファはリードコマンドを含み、さらに、

- (a) リードコマンドに遭遇することに応答して、発生器が記憶装置のどこかにストアしたグラフィクスコマンドのセットを消費し、
- (b) どこかにストアされたグラフィクスコマンドを消費した後、第1バッファからのグラフィクスコマンドの消費を再開する、請求項6.0記載の方法。

【請求項6.6】リードコマンドは表示リストの開始アドレスおよび長さを特定し、そしてステップ(a)では特定した開始アドレスで開始する特定した長さの表示リストを読み出るように消費器を制御する、請求項6.5記載の方法。

【請求項6.7】複数のバッファの第1バッファは循環的な先入れ先出し(FIFO)アクセスを提供する、請求項6.0記載の方法。

【請求項6.8】複数のバッファの第1バッファは直線的な先入れ先出し(FIFO)アクセスを提供する、請求項6.0記載の方法。

【請求項6.9】さらに、発生器および消費器の両方へ複数のバッファのいずれかを同時に選択的に付属させる、請求項6.0記載の方法。

【請求項7.0】複数のバッファの第1バッファを発生器へ付属させ、複数のバッファの第2バッファを消費器へ付属させる、請求項6.0記載の方法。

【請求項7.1】複数のバッファの第1バッファを発生器へ付属させ、次いで、発生器から第1バッファを切り離し、第1バッファを消費器へ付属させる、請求項6.0記載の方法。

【請求項7.2】複数のバッファのいずれかを発生器へ、または消費器へ、もしくは両方へ付属させる、請求項6.0記載の方法。

【請求項7.3】複数のバッファの1つだけを一度に発生器へ付属させる、請求項6.0記載の方法。

【請求項7.4】複数のバッファの1つだけを一度に消費器へ付属させる、請求項6.0記載の方法。

【請求項7.5】イメージを発生する方法であって、バッファに関連する発生器ライトポインタおよび発生器リードポインタを維持するステップ、バッファへグラフィクスコマンドを書き込み、そしてその書き込みに応答して少なくともライトポインタを更新するステップ、

バッファに関連して、発生器ライトポインタとは独立した消費器ライトポインタおよび発生器リードポインタとは独立した消費器リードポインタを維持するステップ、バッファ内にストアされたグラフィクスコマンドを消費し、その消費に応答して少なくともリードポインタを更新するステップ、および消費ステップに少なくとも部分的に応答してグラフィクスイメージの少なくとも一部を発生するステップを含む、方法。

【請求項7.6】イメージを発生する方法であって、記憶装置内のどこかにストアされたグラフィクスコマンドの第1セットおよびグラフィクスコマンドの第2セットを参照するコマンドを含むコマンドを前記記憶装置内のバッファへ書き込むステップ、

バッファにストアされているグラフィクスコマンドの第1セットを消費するステップ、

参照コマンドへの遭遇に応答して、グラフィクスコマンドの第2セットを消費し、その後、バッファからの付加的なコマンドを消費するように自動的にリターンするステップ、および消費されたグラフィクスコマンドの第1セットおよび第2セットに少なくとも部分的に応答してイメージの少なくとも一部を発生するステップを含む、方法。

【請求項7.7】グラフィクスコマンドの第2セットは表示リストを含む、請求項7.6記載の方法。

【請求項7.8】データ構造子を発生する方法であって、表示リストの開始を示す所定のコマンドを含むグラフィクスコマンドストリームをコマンドストリームバッファへ書き込むステップ、および所定のコマンドに応答して、コマンドストリームバッファからのグラフィクスコマンドストリームを表示リストバッファへ向け直すステップを含む、方法。

【請求項7.9】コマンドストリームバッファは先入れ先出し(FIFO)バッファを含む、請求項7.8記載の方法。

【請求項8.0】さらに、表示リストバッファからのグラフィクスコマンドストリームをコマンドストリームバッファへ向け直す別の所定のコマンドを書き込むステップを含む、請求項7.8記載の方法。

【請求項8.1】3Dグラフィクスコマンドを3Dグラフィクスコマンド消費器へ供給する方法であって、

- (a) 所定の記憶位置で開始するコマンドシーケンスをストアするステップ、および(b) FIFOバッファを通してコマンド消費器を所定の記憶位置へ参照させる少なくとも1つのコマンドを含むグラフィクスコマンドストリームを消費器へ供給するステップを含み、所定の記憶位置で開始するコマンドシーケンスを消費した後発生器はFIFOバッファへリターンする、方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明はコンピュータグラフィ

クスに関し、より特定的には、家庭用ビデオゲームプラットフォームのようなインタラクティブなグラフィックスシステムに関する。さらに特定的には、この発明は、グラフィックスコマンド発生器とグラフィックスコマンド消費器との間での効率的なグラフィックスコマンドのバッファリングに関する。

【0002】

【発明の背景および発明の概要】多くの人々はかなりリアルな恐竜、エイリアン、生き生きとしたおもちゃおよび他の空想的な動物を含む映画をかつて見たことがある。そのようなアニメーションはコンピュータグラフィクスによって可能とされた。そのような技術を用いて、コンピュータグラフィクスのアーティストは、各オブジェクトがどのように見えるべきかや時間の経過とともに外見上どのように変化すべきかを特定し、コンピュータは、そのオブジェクトをモデル化してテレビジョンやコンピュータスクリーンのようなディスプレイに表示する。コンピュータは、表示される映像の各部分を、場面中の各オブジェクトの位置や向き、各オブジェクトを照らすように見える照明の方向、各オブジェクトの表面テクスチャ、および他の要素に基づいて、色付けしまた形作るために必要な多くのタスクを実行する。

【0003】コンピュータグラフィクスの生成は複雑であるので、ここ数年前のコンピュータによって生成された3次元(3D)グラフィクスは、ほとんど高価な特殊なライトシミュレータ、ハイエンドグラフィックスワークステーションおよびスーパーコンピュータに限られていた。大衆は映画や高価なテレビコマーシャルにおいてこれらのコンピュータシステムによって生成された映像のいくつかを見たが、大部分の人はグラフィクスを生成しているコンピュータに対して実際に相互作用をさせることはできない。たとえば、Nintendo64(登録商標)や今や利用可能であるパソコン用の種々の3Dグラフィックスカードのような比較的安価な3Dグラフィックスプラットフォームの利用によって、このすべてが変わった。今や、家庭や会社の比較的安価なコンピュータグラフィックスシステム上でエキサイティングな3Dアニメーションやシミュレーションに対して相互作用を及ぼすことができる。

【0004】グラフィックスシステムの設計者が過去に直面した問題は、グラフィックスコマンド発生器とグラフィックスコマンド消費器との間でグラフィックスコマンドを如何に効率的にバッファリングするかということであった。この問題に対する種々のソリューションが提案されている。たとえば、グラフィックスコマンド発生器とグラフィックスコマンド消費器との間にバッファメモリを設けることがよく知られている。しばしば、このバッファメモリは、グラフィックスコマンド消費器の一部として(たとえば、グラフィックスチップのオンボードとして)接続される。グラフィックスコマンド発生器はグラフィックスコ

マンドをバッファメモリ中へ書き込み、そしてグラフィックスコマンド消費器はバッファメモリからこれらのグラフィックスコマンドを読み出す。そのようなバッファメモリのためには、典型的には、先入れ先出し(FIFO)バッファとして構成され、そのため、グラフィックスコマンド消費器は、グラフィックスコマンド発生器によってバッファ中へ書き込まれたと同じシーケンスでグラフィックスコマンドを読み出す。

【0005】発生器と消費器との間にそのようなバッファを配置することは、発生器と消費器とが同期しなければならないという程度を緩和する。発生器は、消費器がバッファからコマンドを読み出すレートとは独立したレートでバッファ中へコマンドを書き込むことができる。たとえ消費器がバッファからの読み出において一時的な遅れを受けたとしても(たとえば、発生器が消費器に大きなもしくは複雑なプリミティブを引き出させようとするときに生じるかもしれない)、発生器は、発生器がバッファを満杯にしない限り、そして新たなコマンドを書き込むためのメモリスペースがなくなるまで停止することはない。同じように、新たなグラフィックスコマンドをバッファ中へ書き込む際の発生器の一時的な遅れは、発生器が追加のグラフィックスコマンドを書き込む機会を有する前にバッファ中のすべてのグラフィックスコマンドを消費器が消費しない限り、消費器を停止させることはない。

【0006】過去に遭遇した潜在的な問題は、バッファのサイズに関する。チップサイズや複雑さにおける制限のために、グラフィックスチップ上に非常に大きなコマンドバッファメモリを配置することはできない。グラフィックスハードウェア中の小さいサイズのFIFOバッファは、発生器と消費器との間の負荷バランスを適切にとれず、消費器が大きなプリミティブをレンダリングするときに発生器を停止させる。このように、過去に有意な仕事がなされたが、さらなる改良が可能である。

【0007】この発明は、グラフィックスコマンド発生器とグラフィックスコマンド消費器との間でグラフィックスコマンドをより効率的にバッファリングする技術および構成を提供することによって、この問題を解決する。この発明の局面によれば、発生器と消費器との間で共用される主メモリの一部が可変数のサイズ可変グラフィックスコマンドバッファへ割り付けられる。発生器はバッファの数や各々のサイズを特定することができる。グラフィックス消費器への書込は主メモリ中のバッファの任意のものへ送られ得る。バッファは消費器および発生器へ同時に付属させられ(attached)得て、もしくは異なるバッファが消費器および発生器へ付属させられてもよい。異なるバッファが消費器および発生器へ付属させられるこのマルチバッファの方法においては、発生器は1つのバッファへ書き込むことができ、他方消費器は他のバッファから読み出すことができる。

【0008】消費器を発生器からさらに切り離すために、発生器および消費器は、この発明の他の局面に従つて、それら自身のリードおよびライトポインタを独立的に維持する。消費器はバッファへ書き込むことはできないけれども、バッファ中の有効データの位置のトラッキングを保持するために使用するライトポインタを維持する。同じように、発生器はそれへ付属されていないバッファから読み出すことはできないが、バッファ中のデータの有効位置のトラッキングを保持するために使用するリードポインタを維持する。このポインタ構成の効果は、発生器を消費器からさらに切り離すことであり、それらの2つの間の同期化要求を減じる。

【0009】この発明によって提供される他の局面によれば、発生器は、FIFOバッファへ「表示リストコール」コマンドを書き込むことができ、このコマンドはメモリ中のどこかにストアされている一連のグラフィクスコマンド（たとえば、表示リスト）を消費器に読み出させ、そして続いて、バッファの残りの読み出ヘリターンさせる。FIFOバッファから異種の(out-of-line) グラフィクスコマンドストリングをコールするこの能力は、付加的な柔軟性を与え、そして同期化要求をさらに減じる。

【0010】この発明の他の局面によれば、グラフィクスコマンド発生器は後続するコマンドを自動的に表示リストバッファへ向け直すコマンドを含むグラフィクスコマンドストリームを書き込むことができる。これを見るようにする1つの方法は、グラフィクスコマンドのストリームを継続的に発生する向け直し可能な消火ホース(fire hose)としてグラフィクスコマンド発生器を想像することである。この消火ホースは通常グラフィクスコマンドをFIFOバッファへ流し込む。しかしながら、発生器は、このストリーム中に、「表示リスト開始」コマンドを含むことができ、このコマンドはそのコマンドに続くグラフィクスコマンドをそれに代えて表示リストへ書き込むようにする。ストリーム上にさらに挿入された「表示リスト終了」コマンドは、表示リストを終了させ、グラフィクスコマンドストリームを同じ（もしくは異なる）FIFOバッファへ戻すように向け直すことができる。この特徴は、グラフィクスコマンド発生器によって非常に低いオーバヘッドで再使用可能な表示リストを効率的に生成することができるという利点を有する。

【0011】この発明によって提供される他の局面によれば、グラフィクスコマンド発生器は、多数のFIFOバッファの任意のものへ中断点(break point)を挿入することができる。この中断点は消費器を中断させることができる。そのような中断点は、緊密な同期が必要なときに発生器と消費器とを同期化するのに役立つ。

【0012】この発明によって提供されるさらに他の局面によれば、グラフィクスシステムは、グラフィクスコマンドを出力する発生器、発生器によって出力されたグ

ラフィクスコマンドを消費する消費器、および発生器および消費器の間に結合される記憶装置を含む。記憶装置はその記憶装置中の可変位置に配置される複数のサイズ可変バッファをストアする。サイズ可変バッファの各々は、発生器によって出力されたグラフィクスコマンドを消費器へ分配するためにそれを受けかつ一時的にストアする。

【0013】この発明によって提供される別の局面によれば、消費器は複数のバッファの少なくともアクティブな1つへ書き込むことはできないが、発生器とは独立して複数のバッファのそのアクティブな少なくとも1つのためのライトポインタを維持する。発生器は複数のバッファの第1バッファに関連する発生器リードポインタおよび発生器ライトポインタを与え、消費器は、その同じバッファに関連する消費器リードポインタおよび消費器ライトポインタを独立して維持する。消費器は、アクティブなバッファから消費器が読み出すことに応じて消費器リードポインタをインクリメントし、インクリメントした消費器リードポインタが消費器ライトポインタに対して所定の関係を有するときそのアクティブなバッファからの読み出を中断する(suspend)。消費器は発生器がアクティブなバッファへ書き込むことに応答して消費器ライトポインタを選択的にインクリメントする。

【0014】この発明の他の局面によれば、バッファは、発生器が記憶装置中のどこかへストアしたグラフィクスコマンドのセットを消費器が消費し、どこかにストアされたグラフィクスコマンドを消費した後にバッファからのグラフィクスコマンドの消費を再開するように消費器を制御するリードコマンドを含む。このリードコマンドは、表示リストの開始アドレスおよび長さを特定する。リードコマンドは、その特定した開始アドレスで開始する特定した長さの表示リストを読み出すように消費器を制御する。

【0015】この発明の他の局面によれば、複数のバッファの任意のものは循環的なもしくは直線的な先入れ先出し(FIFO)アクセスを提供する。

【0016】この発明の他の局面によれば、複数のバッファの任意のものは発生器および消費器の両方へ同時に選択的に付属され、もしくはバッファの1つは発生器に付属され他のバッファが消費器に付属される。

【0017】この発明によって提供されるなおも他の局面によれば、発生器は複数のバッファの各々のサイズを割り付ける。そのような割付は、グラフィクスコマンドの少なくとも1フレームを各バッファがストアすることができるようになされる。

【0018】この発明の他の局面によれば、発生器は複数のバッファのいずれかへ中断点を書き込むことができる。消費器はこの中断点に遭遇したことに応じてグラフィクスコマンドの消費を中断することができる。

【0019】この発明のさらに他の局面によれば、各バ

バッファは発生器がバッファの位置を上書きしたことを示すオーバフローステータス表示器(indicator)を提供する。

【0020】この発明のなおも他の局面によれば、ステータスレジスタもしくは他の表示器が複数のバッファの少なくとも1つのステータスを表示することができる。ステータスレジスタは、たとえば、

- ・発生器ライトポインタの位置、
- ・発生器リードポインタの位置、
- ・消費器ライトポインタの位置、および
- ・消費器リードポインタの位置

を表示することができる。

【0021】この発明のさらに他の局面によれば、グラフィックスシステムは

- ・グラフィックスコマンドを受けかつ一時的にストアする記憶バッファ、
- ・バッファ中へグラフィックスコマンドを書き込み、そのバッファに関連して発生器ライトポインタおよび発生器リードポインタを維持する発生器、および
- ・バッファ中にストアされたグラフィックスコマンドを消費し、発生器ライトポインタとは独立している消費器ライトポインタおよび発生器リードポインタとは独立している消費器リードポインタを維持する消費器を含む。

【0022】この発明のなおも他の局面によれば、グラフィックスシステムは発生器ライトポインタに基づいてバッファ中へグラフィックスコマンドを書き込むグラフィックスコマンド発生器、および消費器リードポインタに基づいてバッファからグラフィックスコマンドを読み出すグラフィックスコマンド消費器を含む。発明のこの局面によれば、消費器ライトポインタは消費器によって独立して維持され、発生器がバッファ中へ書き込んだ有効データの範囲を表示する。消費器は、消費器リードポインタが消費器ライトポインタに対して所定の関係を有することに応じてバッファからグラフィックスコマンドを消費するのを中止する。

【0023】この発明によって提供されるなおも他の局面によれば、インターラクティブなグラフィックスシステムは、アプリケーションを実行するプロセサモジュール、グラフィックスプロセサモジュール、およびプロセサモジュールならびにグラフィックスプロセサモジュールに結合される少なくとも1つのメモリを含む。プロセサモジュールとグラフィックスプロセサモジュールとの間のグラフィックスコマンドのフローを制御する方法は

- ・FIFOバッファの各々のサイズを特定するアプリケーションの制御の下で、メモリ中に可変数のFIFOバッファを動的に確立するステップ、
- ・複数のFIFOバッファ中の少なくとも第1バッファへグラフィックスコマンドを書き込むようにアプリケーションがプロセサモジュールを制御するステップ、および

・第1 FIFOバッファからグラフィックスコマンドを読み出すようにグラフィックスプロセサモジュールを制御するグラフィックスコマンドをアプリケーションがグラフィックスプロセサモジュールに送るステップを含む。

【0024】プロセサモジュールは複数のバッファの第1バッファに関連してプロセサモジュールリードポインタおよびプロセサモジュールライトポインタを与える。グラフィックスプロセサモジュールは、第1バッファに関連してグラフィックスプロセサモジュールリードポインタおよびグラフィックスプロセサモジュールライトポインタを独立して維持する。グラフィックスプロセサモジュールは、グラフィックスプロセサモジュールが第1バッファから読み出すたび毎にグラフィックスプロセサモジュールリードポインタをインクリメントし、そのグラフィックスプロセサモジュールリードポインタがグラフィックスプロセサモジュールライトポインタと所定の関係を有するときその第1バッファからの読み出を中断する。グラフィックスプロセサモジュールはプロセサモジュールが第1バッファへ書き込むことに応答してグラフィックスプロセサモジュールライトポインタを選択的に自動的にインクリメントする。

【0025】この発明のなおも他の局面によれば、グラフィックスデータのフローを制御する方法は

- ・各々が複数の記憶位置を有する複数のサイズ可変FIFOバッファ中へグラフィックスデータを書き込むステップ、
- ・複数の記憶位置の少なくとも1つに関連して中断点を設定するステップ、
- ・複数のバッファから所定の順序でグラフィックスデータを読み出すステップ、
- ・中断点に関連する少なくとも1つの記憶位置に遭遇したことに応答して読み出ステップを一時的に中断し、割込を発生するステップ、および
- ・割込クリアコマンドの受信に応答して読み出ステップを再開するステップを含む。

【0026】この発明によって提供されるなおも他の局面によれば、グラフィックスシステムは

- ・グラフィックスコマンドを受けかつ一時的にストアする記憶装置、
- ・記憶装置中のどこかへストアされているグラフィックスコマンドの第1セットおよびグラフィックスコマンドの第2セットを参照するリードコマンドを含むコマンドを記憶装置中のバッファへ書き込む発生器、および
- ・バッファ中へストアされたグラフィックスコマンドの第1セットを消費し、リードコマンドへの遭遇に応答して、グラフィックスコマンドの第2セットを消費し、そしてバッファからの付加的なコマンドを引き続いて消費する消費器

を含む。

【0027】この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

【0028】

【実施例】図1は対話型（インタラクティブ）3Dコンピュータグラフィクスシステム50の一例を示す。システム50は対話型3Dビデオゲームをステレオ音声とともにプレイするのに用いられ得る。これはまた多様な他のアプリケーションにも用いられ得る。

【0029】この実施例において、システム50は3次元世界のディジタル表現ないしモデルをインタラクティブにかつリアルタイムに処理することができる。システム50は、任意の視点から、その世界の一部または全部を表示することができる。たとえば、システム50は、手持ちコントローラ52aおよび52bまたは他の入力デバイスからのリアルタイム入力に応答して、視点をインタラクティブに変化できる。このことによって、ゲームプレーヤは、その世界内もしくは外の誰かの目を通してその世界を見ることができる。システム50は、リアルタイム3Dインタラクティブ表示を必要としないアプリケーション（たとえば2D表示の発生やおよび／またはノンインタラクティブ表示）に使用できるが、高品質の3D映像を非常に速く表示する能力は、非常にリアルでエキサイティングなゲームプレイや他のグラフィクスインタラクションを創造するのに使用され得る。

【0030】システム50を用いてビデオゲームまたは他のアプリケーションをプレイするために、ユーザはまず、主ユニット54を、カラーテレビ56または他の表示装置に、両者の間にケーブル58を接続することによって、接続する。主ユニット54はカラーテレビ56を制御するためのビデオ信号およびオーディオ信号を発生する。ビデオ信号はテレビジョン画面59上に表示されている映像を制御するものであり、オーディオ信号はテレビのステレオスピーカ61Lおよび61Rを通して音声として再生される。

【0031】ユーザはまた主ユニット54を電源につなぐ必要がある。この電源は従来のACアダプタ（図示せず）であってよく、そのACアダプタは家庭用の標準的な壁ソケットに差し込まれ、家庭用電源を、主ユニット54を駆動するのに適した低いDC電圧信号に変換する。他の実施例ではバッテリが用いられてもよい。

【0032】ユーザは主ユニット54を制御するために手持ちコントローラ52aおよび52bを用いる。コントロール60は、たとえば、3D世界内においてテレビ56に表示されているキャラクタが移動すべき方向（上または下、左または右、近づいてまたは遠ざかって）を指示するために使用され得る。コントロール60は、また他のアプリケーションのための入力（たとえばメニュー選択、ポインタ／カーソル制御、その他）を与える。

コントローラ52は多様な形態をとり得る。この実施例においては、図示されるコントローラ52は、各々ジョイスティック、押しボタンおよび／または方向スイッチのようなコントロール60を含む。コントローラ52は、ケーブルによって、もしくは電磁波（たとえば電波または赤外線）を介してワイヤレスで、主ユニット54に接続され得る。

【0033】ゲームのようなアプリケーションをプレイするために、ユーザはビデオゲームもしくはプレイしたいと思う他のアプリケーションをストアしている適宜の記憶媒体62を選択し、その記憶媒体を主ユニット54のスロット64に差し込む。記憶媒体62は、たとえば、特別にエンコードされおよび／または記号化された光学的ならびに／もしくは磁気的ディスクであってよい。ユーザは主ユニット54をオンするために電源スイッチ66を操作し、主ユニットがその記憶媒体62にストアされているソフトウェアに基づいてビデオゲームもしくは他のアプリケーションを実行し始めるようになる。ユーザは主ユニットに入力を与えるためにコントローラ52を操作する。たとえば、コントロール60を操作することによってゲームもしくは他のアプリケーションをスタートさせる。他のコントロール60を動かすことによって、動画キャラクタを異なる方向に移動させ、または3D世界におけるユーザの視点を変化させる。記憶媒体62にストアされている具体的なソフトウェアによって、コントローラ52上の種々のコントロール60は異なる時間で異なる機能を達成することができる。

全体システムの例

図2はシステム50の例示的なコンポーネントのブロック図であり、重要なコンポーネントは、

- ・主プロセサ（CPU）110、
- ・主メモリ112、および
- ・グラフィクス／オーディオプロセサ114

を含む。

【0034】この実施例において、主プロセサ110（たとえばIBMパワーピC750の改良版）は、手持ちコントローラ52（および／または他の入力デバイス）からの入力をグラフィクス／オーディオプロセサ114を通して受ける。主プロセサ110はユーザ入力にインタラクティブに応答し、光ディスクドライブのような大容量記憶媒体アクセス装置106を介して、たとえば外部記憶媒体62から供給されるビデオゲームもしくは他のプログラムを実行する。一例として、ビデオゲームプレイの状況では、主プロセサ110は、多様なインタラクティブ制御機能に加えて、衝突検出および動画処理を実行する。

【0035】この実施例では、主プロセサ110は3Dグラフィクス／オーディオコマンドを発生し、それらをグラフィクス／オーディオプロセサ114に送る。グラフィクス／オーディオプロセサ114はこれらのコマン

ドを処理し、ディスプレイ59上での可視映像を生成し、ステレオスピーカ61Rおよび61Lもしくは他の適宜の音声発生デバイス上でのステレオ音声を生成する。

【0036】実施例のシステム50はビデオエンコーダ120を含み、このビデオエンコーダは、グラフィクス／オーディオプロセサ114からの映像信号を受けて、その映像信号をコンピュータモニタや家庭用テレビ56のような標準的な表示装置上での表示に適したアナログおよび／またはデジタルビデオ信号に変換する。システム100はまたオーディオコーデック（圧縮器／伸長器）122を含み、このオーディオコーデックはデジタル化されたオーディオ信号を圧縮しつつ伸長とともに、必要に応じてデジタルオーディオ信号のフォーマットとアナログオーディオ信号のフォーマットとの間で変換を行う。オーディオコーデック122はバッファ124を介してオーディオ入力を受けることができ、処理（たとえば、プロセサが生成したおよび／または大容量記憶媒体アクセス装置106のストリームオーディオ出力を介して受信した他のオーディオ信号とのミキシング）するために、そのオーディオ入力をグラフィクス／オーディオプロセサ114に与える。この実施例におけるグラフィクス／オーディオプロセサ114は、オーディオタスクに利用可能なオーディオメモリ126にオーディオ関連情報をストアすることができる。グラフィクス／オーディオプロセサ114は、結果的に得られるオーディオ出力信号を、圧縮およびアナログ信号への変換のために、オーディオコーデック122に与え、したがってそのオーディオ出力信号が（たとえばバッファアンプ128Lおよび128Rを介して）スピーカ61Lおよび61Rによって再生され得る。

【0037】グラフィクス／オーディオプロセサ114はシステム100内に存在するであろう種々の付加的なデバイスと通信する能力を有する。たとえば、パラレルディジタルバス130は大容量記憶媒体アクセス装置106および／または他のコンポーネントと通信するために用いられる。シリアル周辺バス132は多様な周辺機器または、たとえば、

- ・PROMおよび／またはRTC（リアルタイムクロック）134、
- ・モデム136もしくは他のネットワークインターフェース（それはシステム100を、プログラム命令および／またはデータがダウンロードもしくはアップロードされ得るインターネットあるいは他のデジタルネットワークのようなテレコミュニケーションネットワーク138に接続する），および
- ・フラッシュメモリ140

を含む他のデバイスと通信する。別の外部シリアルバス142は、付加的な拡張メモリ144（たとえばメモリカード）もしくは他のデバイスと通信するために使用さ

れ得る。コネクタが種々のデバイスをバス130、132および142に接続するために使用され得る。

グラフィクス／オーディオプロセサの例

図3は実施例のグラフィクス／オーディオプロセサ114を示すブロック図である。或る実施例においては、グラフィクス／オーディオプロセサ114はシングルチップASICであってよい。この実施例においては、グラフィクス／オーディオプロセサ114は、

- ・プロセサインターフェース150、
- ・メモリインターフェース／コントローラ152、
- ・3Dグラフィクスプロセサ154、
- ・オーディオディジタル信号プロセサ（DSP）156、
- ・オーディオメモリインターフェース158、
- ・オーディオインターフェース／ミキサ160、
- ・周辺コントローラ162、および
- ・表示コントローラ164

を含む。

【0038】3Dグラフィクスプロセサ154はグラフィクス処理タスクを実行する。オーディオディジタル信号プロセサ156はオーディオ処理タスクを実行する。表示コントローラ164は主メモリ112からの映像情報にアクセスし、表示装置102上での表示のためにその映像情報をビデオエンコーダ120に与える。オーディオインターフェース／ミキサ160はオーディオコーデック122をインターフェースし、また異なるソースからのオーディオ（たとえば、大容量記憶媒体アクセス装置106からのオーディオストリーム、オーディオDSP156の出力、およびオーディオコーデック122を通して受ける外部オーディオ入力）をミックスすることができる。プロセサインターフェース150は主プロセサ110およびグラフィクス／オーディオプロセサ114の間のデータおよび制御インターフェースを提供する。

【0039】メモリインターフェース152はグラフィクス／オーディオプロセサ114とメモリ112との間のデータおよび制御インターフェースを提供する。この実施例においては、主プロセサ110は、プロセサインターフェース150およびグラフィクス／オーディオプロセサ114の一部であるメモリインターフェース152を介して、主メモリ112にアクセスする。周辺コントローラ162はグラフィクス／オーディオプロセサ114と上で述べた種々の周辺機器との間のデータおよび制御インターフェースを提供する。オーディオメモリインターフェース158はオーディオメモリ126とのインターフェースを提供する。

グラフィクスバイオペインの例

図4は図3の3Dグラフィクスプロセサ154をより詳細に示すグラフィクス処理システムを示す。この3Dグラフィクスプロセサ154は、とりわけ、コマンドプロセサ200および3Dグラフィクスバイオペイン180

を含む。主プロセサ110はデータストリーム（たとえばグラフィクスコマンドストリームおよび表示リスト）をコマンドプロセサ200に通信する。主プロセサ110はメモリレイテンシを最小化するために2レベルキャッシュ112を有し、さらにまたグラフィクス/オーディオプロセサ114に向けられたキャッシュされていないデータストリームのための書込収集(write-gathering)バッファ111を有する。この書込収集バッファ111は部分キャッシュラインを全キャッシュラインに集め、バスの最大使用時に、グラフィクス/オーディオプロセサ114からのデータを1つのキャッシュラインに送る。

【0040】コマンドプロセサ200は主プロセサ110からの表示コマンドを受け、それらを解剖し、メモリコントローラ152を介して共用メモリ112からのそのコマンドを処理するに必要な付加的なデータを入手する。コマンドプロセサ200は、2Dおよび/または3D処理およびレンダリングのために、頂点コマンドのストリームをグラフィクスパイプライン180に与える。グラフィクスパイプライン180はこれらのコマンドに基づいて映像を生成する。結果として得られた映像情報は、表示コントローラ/ビデオインタフェースユニット164によるアクセスのために主メモリ120に転送され得て、この映像情報は表示装置156上にパイプライン180のフレームバッファ出力を表示する。

【0041】図5はグラフィクスプロセサ154を用いて実行される処理を図解的に示すブロックロジックフロー図である。主プロセサ10は、グラフィクスコマンドストリーム210、表示リスト212および頂点アレイ214を主メモリ112にストアし、ポインタをバスインタフェース150を介してコマンドプロセサ200に送る。主プロセサ110は主メモリ110内に割り付けられた1つ以上のグラフィクス FIFOバッファ210にグラフィクスコマンドをストアする。このコマンドプロセサ200は、

- ・同期/フロー制御および負荷バランスのためにグラフィクスコマンドを受けかつバッファするオンチップFIFOメモリバッファ216を介して主メモリ112からのコマンドストリーム、
- ・オンチップコールFIFOメモリバッファ218を介して主メモリ112からの表示リスト212、および
- ・コマンドストリームからおよび/または主メモリ112の頂点アレイ214からの頂点アトリビュートを頂点キャッシュ220を介して取り込む。

【0042】コマンドプロセサ200はコマンド処理動作200aを実行し、そのコマンド処理動作200aはアトリビュート形式を浮動小数点フォーマットに変換し、結果的に得られた完全頂点ポリゴンデータをレンダリング/ラスタライゼーションのためにグラフィクスバ

イープライイン180に与える。プログラマブルメモリ調停回路130（グラフィクスメモリ要求調停回路：図4）は、グラフィクスパイプライン180、コマンドプロセサ200および表示コントローラ/ビデオインタフェースユニット164の間での共用主メモリ112へのアクセスを調停する。

【0043】図4は、グラフィクスパイプライン180が

- ・変換ユニット300、
- ・セットアップ/ラスタライザ400、
- ・テクスチャユニット500、
- ・テクスチャ環境ユニット600、および
- ・ピクセルエンジン700

を含むことを示す。

【0044】変換ユニット300は多様な2Dおよび3D変換および他の動作300a（図5）を実行する。変換ユニット300は変換処理300aに用いられるマトリクスをストアするための1つ以上のマトリクスメモリ300bを含む。変換ユニット300は、入来する頂点毎のジオメトリをオブジェクト空間からスクリーン空間へ変換し、そして入来するテクスチャ座標を変換しつつ投影テクスチャ座標（300c）を計算する。変換ユニット300はまたポリゴンクリッピング/カリング（clipping/culling）300dを実行する。変換ユニット300bによってまた達成されるライティング（lighting）処理300eが、この実施例では8つまでの独立した照明（light：ライト）について、頂点毎にライティング計算を行う。変換ユニット300は、エンボス（embossed）タイプのバンプマッピング効果およびポリゴンクリッピング/カリング動作（300d）のために、テクスチャ座標を発生する（300c）。

【0045】セットアップ/ラスタライザ400はセットアップユニットを含み、このセットアップユニットは、変換ユニット300からの頂点データを受け、三角形セットアップ情報を、エッジラスタライゼーション、テクスチャ座標ラスタライゼーションおよびカラーラスタライゼーションを実行する1つ以上のラスタライザユニット（400b）に送る。

【0046】テクスチャユニット500は、オンチップテクスチャメモリ（TMEM）502を含んでもよく、たとえば、

- ・主メモリ112からのテクスチャ504の検索、
- ・たとえばマルチテクスチャ処理、ポストキャッシュテクスチャ伸長、テクスチャフィルタリング、エンボシング、投影テクスチャの使用を通しての陰影付け、およびアルファトランスペレンシおよびデプスを用いるBLITを含むテクスチャ処理（500a）、
- ・バンプマッピング、偽（pseudo）テクスチャおよびテクスチャタイル（tiling）効果（500b）のためのテクスチャ座標変位を計算するバンプマップ処理、および

・間接テクスチャ処理 (500c)

を含むテクスチャリングに関連する種々のタスクを実行する。

【0047】テクスチャユニット500はテクスチャ環境処理 (600a) のためにフィルタされたテクスチャ値をテクスチャ環境ユニット600に出力する。テクスチャ環境ユニット600は、ポリゴンおよびテクスチャカラー／アルファ／デプスをブレンドし、また逆レンジベース(reverse range based)のフォグ効果を達成するために、テクスチャフォグ処理 (600b) を実行する。テクスチャ環境ユニット600はたとえばカラー／アルファ変調、エンボシング、詳細テクスチャ、テクスチャスワッピング、クランピングおよびデプスブレンディングに基づく多様な他の環境関連機能を実行する多数のステージを提供する。

【0048】ピクセルエンジン700はデプス (z) 比較 (700a) およびピクセルブレンディング (700b) を実行する。この実施例では、ピクセルエンジン700はデータを埋め込み (オンチップ) フレームバッファメモリ702にストアする。グラフィクスピープライン180は、フレームバッファおよび／またはテクスチャ情報をローカルにストアするために1つ以上の埋め込みDRAMメモリ702を含む。z比較700aは、現在有効なレンダリングモードに依存して、グラフィクスピープライン180におけるより早い段階で実行される (たとえば、z比較は、もしアルファブレンディングが要求されていないならば早くに実行され得る)。このピクセルエンジン700は表示コントローラ／ビデオインタフェースユニット164による主メモリ112へのアクセスのために、オンチップフレームバッファ702を周期的に書き込むコピー動作700cを含む。このコピー動作700cはまた動的テクスチャ合成効果のために、埋め込みフレームバッファ702の内容を主メモリ112中のテクスチャにコピーするために使用され得る。アンチエイリアシング(anti-aliasing: エイリアス補正)および他のフィルタリングがコピー動作中に実行され得る。最終的に主メモリ112にストアされるグラフィクスピープライン180のフレームバッファ出力は、表示コントローラ／ビデオインタフェースユニット164によってフレーム毎に読み出される。表示コントローラ／ビデオインタフェース164は表示装置56上での表示のためにディジタルRGBピクセル値を与える。

共用メモリ中に割り付けられたFIFOバッファ
この実施例において、グラフィクス／オーディオプロセサ114のオンボードのコマンドFIFOバッファ216 (これは小規模のデュアルポートRAMのストリーミングバッファであってよい) は、それ自身によって、プロセサ110とグラフィクスピープライン180との間の負荷バランスをとる良好なジョブを行うには小さすぎ

る。このことによって、グラフィクス／オーディオプロセサ114が大きなプリミティブをレンダリングしているときには、プロセサ110は停止されることになる。この問題を改善するために、プロセサ110とグラフィクス／オーディオプロセサ114との間で共用される主メモリ112の一部をコマンドFIFOバッファ210として用いる。バッファ210を用いることによって、主プロセサ110およびグラフィクスプロセサ114がほぼそれらのピークレート(peak rate) で並列的に動作することができる。

【0049】並列処理を達成するためにバッファ210を用いる (少なくとも) 2つの方法があり、中間モード(immediate mode)およびマルチバッファモード(multi-buffer mode) である。1つのバッファ210が主プロセサ110およびグラフィクスプロセサ114の両方へ付属させられるとき、システム50は中間モードで動作している。主プロセサ110がグラフィクスコマンドをバッファ210へ書き込むと、グラフィクスプロセサ114はそれらを順に処理する。書きが読出を追い越すのを防ぎかつ循環的なバッファ動作を提供するためにバッファ210のリードおよびライトポインタを第1アドレスへラップさせるためにハードウェアサポートがフロー制御ロジックを与える。

【0050】好ましい実施例においては、また、マルチバッファモードにおいて、グラフィクス／オーディオプロセサ114が異なるバッファ210 (1) から読出している間1つのバッファ210を主プロセサ110へ接続することができる。この場合、バッファ210 (1) および210 (2) は、いずれの特定のバッファ210へも同時的な読出および書きがないので、従来のFIFOというよりもバッファのように管理される。バッファの動的なメモリ管理が望まれるなら、マルチバッファモードが使用され得る。

【0051】図6は共用メモリ112の一部が発生器110および消費器114の間でのグラフィクス (およびオーディオ) コマンドをバッファリングするためにどのようにして割り当てられて多数のFIFOコマンドバッファ210 (1), 210 (2), …, 210 (n) を提供するかを示す。図6に示す例において、バッファ210の各々は主プロセサ110からのグラフィクス (および／またはオーディオ) コマンドを受け、それらのコマンドをグラフィクス／オーディオプロセサ114へ与える。主プロセサ110はこれらのバッファ210としての使用のために、主メモリ112の一部を割り当てる。主メモリの領域を記述するバッファデータ構造子(structure) が、主プロセサ110上で実行中のアプリケーションによって割り付けられる。

【0052】主プロセサ110はライトポインタ802を用いてバッファ中へグラフィクスコマンドを書き込む。グラフィクス／オーディオプロセサ114はリード

ポインタ804を用いてバッファ210からコマンドを読み出す。ライトポインタ802およびリードポインタ804は同じのもしくは異なるバッファをポイント（指示）することができる。この方法において、同じバッファ210が主プロセサ110およびグラフィクス／オーディオプロセサ114の両方へ同時に「付属」させられ、もしくは異なるバッファが発生器および消費器に異なる時間で付属させられ得る。

【0053】図6に示すマルチバッファの例において、主プロセサ110およびグラフィクス／オーディオプロセサ114は、「その」FIFOバッファ210が割り当てられている場所で必ずしも一致する必要はない。図示する例において、主プロセサ110はグラフィクスコマンドを書き込むための現在のバッファとしてバッファ210(2)を用い、これに対して、グラフィクス／オーディオプロセサ114はグラフィクスコマンドを入手するために現在のバッファとして異なるバッファ210(1)を使用する。バッファ210は主プロセサ110、グラフィクス／オーディオプロセサ114あるいはその両方へ動的に付属させられ得る。バッファが主プロセサへ付属させられるとき、主プロセサはグラフィクスコマンドをバッファ210へ書き込む。実施例において、任意の一時に主プロセサ110へ付属させられる1つでかつ1つだけのバッファ210がある。バッファがグラフィクスプロセサ114へ付属されるとき、グラフィクスプロセサはその付属されたバッファ210からグラフィクスコマンドを読み出しつつ処理する。この実施例においては、ただ1つのバッファ210だけが任意の一時にグラフィクスプロセサ114へ付属され得る。

独立した消費器および発生器のリードおよびライトポインタ

グラフィクスコマンド発生器として作用する主プロセサ110は、それが付属されているバッファ210(2)から読み出す必要はないが、図6の例に示すように発生器リードポインタ806を維持する。同じように、グラフィクス／オーディオプロセサ114はグラフィクスコマンドの消費器として動作し、それゆえに、それが付属されているバッファ210(1)へ書き込む必要はないけれども、図6の例においては消費器ライトポインタ808を維持する。これらの付加的なポインタ806および808によって発生器および消費器がそれに付属されている各バッファ210を独立的に維持することができる。

【0054】主プロセサ110によって維持されている付加的なポインタ806およびグラフィクス／オーディオプロセサ114によって維持されている付加的なポインタ808はオーバラップ検出を与えるために使用される。これらの余分なポインタはバッファ210内において有効データがどこに存在するかを示す。たとえば、主プロセサ110はそれに付属されているバッファ210

(2)を循環バッファとして取り扱い、ライトポインタがバッファ812の「終り」に達すると、バッファ810の「開始」にそのライトポインタを「ラップ(wrap)」する。しかしながら、消費器ライトポインタ802が消費器リードポインタ806へ遭遇すると、消費器は、グラフィクス／オーディオプロセサ114がまだ読み出していない有効な、先に書き込まれたデータを上書きするのを回避するために、消費器はその付属するバッファ210(2)への書き込みを中止する。同じように、グラフィクス／オーディオプロセサ114は、その付属するバッファ210(1)からグラフィクス命令を漸進的に読み出すとき、そのリードポインタ804を継続的にインクリメントするが、リードポインタ804がライトポインタ808に遭遇すると、消費器はライトポインタをバッファ210(1)内の最終有効データを示すように用いているので、このインクリメントの手続きを中止する。

【0055】ポインタ802、804、806および808はバッファ210内の任意の位置をポイントすることができる。有効データは、したがってこれらのバッファ内の任意の場所に存在し、必ずしもバッファの始めまたは終りである必要はない。実際に、もしバッファ210が循環モード(circular mode)で動作すると、バッファの終りは始めにラップされ、そしてそれゆえにバッファは論理的には連続ループであるので、「開始」または「終了」の概念はない。

【0056】図7は独立した消費器および発生器のリードおよびライトポインタの簡単化した説明を提供する。図7の例において、消費器114はそれに付属されているバッファ210(1)からグラフィクスコマンドを読み出すために自動インクリメントリードポインタ804を用いる。消費器114はまた、バッファ210(1)中の最終有効グラフィクスコマンドをポイントする消費器ライトポインタ808を維持する。この例において、消費器114はバッファ210(1)からグラフィクスコマンドを読み出し続け、各グラフィクスコマンドを読み出した後に、ライトポインタが示す同じ位置(図8参照)をポイントするまで、そのリードポインタ804をインクリメントする。リードポインタ804がライトポインタ808が示す位置に隣接する位置を示すように消費器114がそのリードポインタ804をインクリメントしたとき、消費器は、バッファ210(1)から有効グラフィクスコマンドのすべてを読み出しそしてそれゆえにバッファがエンプティになったことを「知る」。この状態は、消費器114が発生器110(もしバッファ210(1)が同時に発生器に付属されているなら)からのさらなるグラフィクスコマンドを待つ必要があるか、もしくは(もしマルチバッファが有効であるなら)、消費器が読み出を開始するべく異なるバッファ210に向ける必要があることを示している。

【0057】同じように、発生器はそれに付属されているバッファ210(2)中へグラフィクスコマンドを書き続け、同じように、発生器リードポインタ806が示す位置の直前であるバッファの位置をライトポインタがポイントするまで、発生器ライトポインタ802を自動的にインクリメントする(図9参照)。この例において、ライトポインタ802とリードポインタ806との間の一一致(実際にはごく接近して)は、バッファ210(2)がフルであることを示す。マルチバッファが有効であれば、発生器はこの時点でバッファ210(2)への書き込みを中止し、それを「セーブ」(閉じる)し、消費器に対してその「閉じた」バッファの内容を(今または後に)読み出すように指令し、主メモリ112中に割り当てることができるなおも他のバッファ210へ付加的なグラフィクスコマンドを書き込むのを開始する。発生器110および消費器114が同じバッファへ付属されると、そのバッファへさらなるコマンドを書き込む前に、発生器は、消費器がコマンドを読み出すまで待つ必要がある。以下に説明するように、このような頻繁な状況の切換を回避するために、好ましい実施例はプログラマブルなヒステリシス効果を提供でき、それは発生器がバッファへの書き込みの再開を許容される前に或る量によってバッファがエンプティにされることを要し、消費器がバッファからの読み出しが再開を許容される前に或る量によってバッファがフルになる必要がある。

【0058】好ましい実施例においては、主プロセサ110は、32バイト転送でそれに付属されるバッファ210へグラフィクスコマンドを書き込む。主プロセサ110は書き込みバッファ／機能111(図4参照)を提供し、それは、グラフィクスコマンドを自動的に32バイトワードへパックする(pack)。グラフィクスプロセサ114は32バイト転送においてそれが付属されるバッファ210からグラフィクスコマンドを読み出す。

FIFOバッファからの表示リストのコール
図10は好ましい実施例によって提供される技術の一例であり、それによって、関数コールとほとんど同じように、FIFOバッファ210の入力が表示リストをコールすることができる。この例において、コマンド890はメモリ中のどこかにストアされた表示リスト212をコールするグラフィクスコマンドFIFO210中に挿入される。このコマンド890に遭遇すると、グラフィクスプロセサ114はFIFOバッファ210からのグラフィクスコマンドの読み出しが一時的中止し、代わって、主メモリ112中のどこかにストアされている表示リスト212からのコマンドを読み出し始める。表示リスト212の終りに達すると、グラフィクスプロセサ114はグラフィクスFIFO210からの次の順次的なコマンドを読み出すためにリターンする。この技術は、主プロセサ112が各フレーム毎に表示リストを再書き込む必要がなく、多数のフレームが同じ表示リスト212を

コールできるという点で非常に有用である(たとえば、フレームからフレームへ静止したままであるジオメトリをレンダリングするような場合)。

【0059】図11ないし図13は、グラフィクスコマンドFIFO210へ書き込むことによって主プロセサ110が自動的に表示リスト212を生成することができることを示す。図11に示すように、主プロセサ110は主メモリ112中に割り付けたグラフィクスコマンドFIFO210へグラフィクスコマンドストリームを書き込むことによって開始する。この書き込みプロセスにおける任意の時点で、主プロセサ110はFIFOバッファ210中へ「表示リスト開始(Begin DisplayList)」コマンド890を挿入することができ、そのコマンドによって、主プロセサからの別の書き込みを表示リスト212へ向けることができる。図13は、主プロセサ110が表示リスト212の書き込みを終了すると、「表示リスト終了(End Display List)」コマンドを発生することを示し、このコマンドは表示リストを自動的に終了させ、主プロセサのコマンドストリーム出力をFIFOバッファ210へ自動的に向け直す効果を有する。主プロセサ110が向け直し可能な「消火ホース」コールストリーム出力を与え、その出力がFIFOバッファ210、表示リスト210および同じもしくは異なるFIFOバッファ212へグラフィクスコマンドを流出させることができることを思い浮かべることができる。この方法によって生成された表示リスト212はメモリ112中に留まり、いくつかのフレームあるいはフレーム部分に亘って静止したままであるイメージの一部のために再使用され得る。

具体例の詳細

グラフィクス／オーディオプロセサ114のグラフィクスインターフェースユニット部分202へのプロセサであるコマンドプロセサ200は、主メモリ112中のFIFOバッファ210を管理するための制御ロジックを含む。図14はその具体例を示す。図示する例において、CPU110がグラフィクス／オーディオプロセサ114へ書き込んだすべてのものが主メモリ112へ送られる。グラフィクス／オーディオプロセサ114へ付属するグラフィクスFIFO210へ割り付けられた主メモリ112の一部を規定する2つのレジスタがあり、それはFIFOベース(BASE)レジスタ822、およびFIFO先頭(TOP)レジスタ824である。

【0060】FIFO_BASEレジスタ822はFIFO210のベースアドレスを規定する。FIFO_TOPレジスタ824はFIFOにおける最終(last)アドレスを規定する。

【0061】コマンドプロセサ200はハードウェアにおいてFIFO210のためのリードおよびライトポインタのトラッキングを保持する。FIFO中に書き込まれたすべてのデータがキャッシュライン(cache line)

のサイズにされるので、有効バイトのトラッキングを保持する必要はない。ライトポインタ808はFIFO_BASEとFIFO_TOPとの間にあるアドレス中にキャッシュラインが書き込まれる毎に32バイトによってインクリメントされる（最上位5ビットは0）。FIFO210の読出が一度に1キャッシュラインで行われる。リードポインタはキャッシュラインが読み出された後、32によってインクリメントされる。

【0062】最初に、リードポインタ804およびライトポインタ808が同じ位置を示すように初期化され、それはFIFOがエンプティであることを意味する（図8参照）。FIFOフル状態は、（リードポインター1）=（ライトポインター）である（図9参照）。ライトポインタ808はそれがFIFO_TOPへ達した後にFIFO_BASE204（2）へラップされる。リードポインタ804もまたそれがFIFO_TOP824へ達するときラップされる。リードポインタ804はハードウェアによって制御され、ラップされた場合においてもライトポインタ808を追い越さないようにされている。プロセサ110上で動いているアプリケーションによって、ライトポインタ808は、ラップされた後にも、リードポインタ804より大きくならないようにされる。

【0063】2つ（またはそれ以上）の異なるフレームからのデータは同じFIFO210中へ存在することができる。第1フレームが内蔵DRAM702へコピーアウトされる前にコマンドプロセサ200が第2フレームを実行するのを防止するために中断点機構が用いられる。FIFO中断点（レジスタ）832がイネーブルされると、コマンドプロセサ200はCPU_FIFO_BRKレジスタを読み出さない。CPU110はフレームの終わりでこのレジスタ832をプログラムすることができる。CPU110はグラフィクス／オーディオプロセサ114上の書込バッファをフラッシュしなければならず、次いで、FIFOライトポインタ808を読み出す。そして、CPU110はFIFO中断点レジスタ832へ値を書き込み、中断点をイネーブルする。

【0064】FIFO210のサイズが1フレーム中に送られたすべてのデータを保持するに十分大きければ、図9に示すFIFOフル状態は決して発生しない。しかしながら、このことは主メモリ112の2Mないし4MバイトをFIFOバッファ210のために割り付けることを意味する。アプリケーションの開発者はFIFO210のために大きなメモリを使用したいとは思わないであろう。その場合、アプリケーションはフロー制御技術を実現する。レジスタ826および828はそのようなフロー制御を提供するために使用され得る。フロー制御は、主メモリ112中のキャッシュラインの数がFIFO_HICNT826より大きくなったときグラフィクス／オーディオプロセサ114がCPU110へ割込を

発生させることによって、この実施例中において行われる。プロセサ110は割込を取り入れ、FIFO中のキャッシュラインの数がFIFO_LOCNT828より小さくなるまで、スピン（spin）するかもしくは他の非グラフィクスタスクを行う。そのようなヒステリシス効果を提供する理由は、割込のオーバヘッドが高く、FIFO210の内容が「高水位マーク（high water mark：ハイウォータマーク）」以下になったことをただチェックすることによって割込ルーチンに入るか割込ルーチンを出るかを行うことを望まないからである。割込はFIFOのカウントがLOCNT828以下になったとき発生され得る。この方法によって、アプリケーションは割込がかけられたとき他のタスクを行いリターンする。

FIFOバッファの割付の例

好ましい実施例において、グラフィクスAPIはスタティックなGXFifoObjの構造子を内部的に宣言する。この構造子はGXInitがコールされたとき初期化される。

【0065】

【表1】

```
GXFifoObj* GXInit (void* base, u32 size);
```

【0066】FIFOベースポインタは、この好ましい実施例においては32ビットに合わされている。アプリケーションはFIFOのためにメモリを割り付ける責任がある。割付のためのサイズのパラメータはバイトにおけるFIFOのサイズである（最小FIFOサイズは64Kバイトであり、サイズは32バイトの倍数である）。デフォルトによって、GXInitが中間モードグラフィクスのFIFOをセットアップすると、すなわち、CPU110およびグラフィクスプロセサ114がFIFOに付属されると、リードおよびライトポインタはベースポインタに初期化され、高水位および低水位マーク（low water mark：ローウォータマーク）がイネーブルされる。GXInitは初期化したGXFifoObjへのポインタをアプリケーションへリターンする。

【0067】アプリケーションがマルチバッファモードで動作することを望むなら、次いで、追加のFIFOが割り付けられなければならない。任意の数のそのような追加のFIFOバッファ210が割り付けられ得る。アプリケーションは各追加のFIFO毎にメモリに割り付け、GXFifoObjを同じように初期化する。次に例示する関数はGXFifoObjを初期化するために使用され得る。

【0068】

【表2】

```

void GXInitFifoBase(
    GXFifoObj*      fifo,
    void*           base,
    u32             size);

void GXInitFifoPtrs(
    GXFifoObj*      fifo
    void*           read_ptr,
    void*           write_ptr);

void GXInitFifoLimits(
    GXFifoObj*      fifo,
    u32             hi_water_mark,
    u32             lo_water_mark);

```

【0069】通常、アプリケーションはFIFOリードおよびライトポインタをFIFOのベースアドレスへ初期化する必要があるだけである。一旦初期化されると、システムハードウェアはリードおよびライトポインタを自動的に制御する。

FIFOの付属およびセーブ

FIFOが一旦初期化されると、それはCPU110またはグラフィクスプロセサ114もしくはその両方へ付属される。ただ1つのFIFOが同時にCPU110およびグラフィクスプロセサ114のいずれかに付属され得る。FIFOがCPU110に付属されると、CPUはFIFOに対してGXコマンドを発行する。FIFOがグラフィクスプロセサ114に付属されたとき、プロセサ114はFIFOからグラフィクスコマンドを読み出すためにイネーブルされる。次に例示する関数がFIFOを付属させる。

【0070】

【表3】

```

void GXSetCPUFifo( GXFifoObj* fifo );
void GXSetGPFifo( GXFifoObj* fifo );
GXFifoObj* GXGetCPUFifo( void );
GXFifoObj* GXGetGPFifo( void );

```

【0071】どのFIFOオブジェクトが現在これらの例示的な関数によって付属されたかを問い合わせる。

【0072】

【表4】

```

GXFifoObj* GXGetCPUFifo( void );
GXFifoObj* GXGetGPFifo( void );

```

【0073】マルチバッファモードにおいてCPU110がGXコマンドの書込を終了すると、FIFOは新たなFIFOに切り換える前に「セーブ」されなければならない。次に例示する関数がCPUのFIFOを「セーブ」する。

【0074】

【表5】

```
void GXSaveCPUFifo( FXFifoObj* fifo );
```

【0075】FIFOがセーブされると、CPUの書込収集バッファ111がフラッシュされてすべてのグラフィクスコマンドが主メモリ112へ書き込まれる。さらに、現在のFIFOのリードおよびライトポインタがGXFifoObjの構造子中にストアされる。

【0076】グラフィクスプロセサ114のためにはセーブ関数はないということに留意されたい。グラフィクスプロセサが付属されると、グラフィクスコマンドは

- ・ FIFOがエンプティになる、
- ・ FIFO中断点に遭遇する、あるいは
- ・ GPが先に獲得されるまで読み出され続ける。

FIFOステータス

次の例示の関数はFIFOおよびGP（グラフィクスパイプライン）のステータスを読み出すために使用され得る。

【0077】

【表6】

```

GXBool*      overhi,
GXBool*      underlo,
u32*         fifo_cnt,
GXBool*      cpu_write,
GXBool*      gp_read,
GXBool*      fifowrap );

```

```
void GXGetGPStatus(
```

```

GXBool*      overhi,
GXBool*      underlow,
GXBool*      readIdle,
GXBool*      cmdIdle,
GXBool*      brkpt );

```

【0078】GXGetFifoStatusは特定のFIFOのステータスを獲得する。もし、FIFOが現在CPU110に付属されていると、パラメータcpu_writeはGX_TRUEである。FIFOが現在グラフィクスプロセサ114に付属されていると、パラメータgp_readはGX_TRUEである。FIFOがCPU110もしくはグラフィクスプロセサ114のいずれかに付属されているとき、ステータスはハードウェアの状態から直接に読み取られる。FIFOが付属されていなければ、ステータスはGXFifoObjから読み出される。GXGetFifoStatusは特定されたFIFOがオーバフローしたかあるいはそこへの書込に十分な部屋(room)を有するかを報告する。一般的に、ハードウェアはFIFOがオーバフローしたこと、すなわちデータの量がFIFOのサイズを超えたことを検出することはできない。

【0079】FIFOのオーバフローを検出する一般的な方法はないけれども、ハードウェアは、CPUライトポインタがFIFOの先頭に達したことを検出すること

ができる。この状態が生じると、「`fifowrap`」の引数(`argument`)が`GX_TRUE`にリターンする。この「`fifowrap`」の引数は、もしCPUのライトポインタが常にFIFOのベースに初期化されるとすると、FIFOのオーバフローを検出するために使用され得る。「`fifowrap`」は、FIFOが現在CPU110に付属されていれば、セットされる。

【0080】`GXGetGPStatus` はグラフィクスプロセサ114のステータスを（それに付属されているFIFOに拘わらず）を取り込むために使用され得る。新たなグラフィクスプロセサのFIFOを付属させる前に必要な最小限の条件はグラフィクスプロセサ114がアイドル状態(idle)になるのを待つことである（しかし付加的な制約が存在する）。アンダーフローおよびオーバフローのステータスはライトポインタがハイウォータマークおよびローウォータマークに関連する場所を示す。

FIFOのフロー制御

FIFOがCPUおよびグラフィクスプロセサの両方に付属されているとき（中間モード）、FIFOがフルになり過ぎたときにはCPUがコマンドの書込を停止するように注意しなければならない。「ハイウォータマーク」はグラフィクスコマンドがもはやFIFOへ書き込めなくなるであろう前に如何にFIFOのフルを取り込むかを規定する。好ましい実施例においては、CPU内に16Kバイトまでのグラフィクスコマンドがバッファリングされ得て、そのためにハイウォータマークを（FIFOのサイズ-16Kバイト）に設定することが望ましい。

【0081】ハイウォータマークに遭遇すると、プログラムは中断されるが、オーディオのような他の割込駆動タスクは作動する。プログラマはマルチスレッドプログラムにおいてどの具体的なスレッドが中断されるべきであるかを特定することを望む。

【0082】「ローウォータマーク」はプログラム（またはスレッド）が継続できる前に「ハイウォータマーク」に達した後にFIFOのエンディティを取り込まなければならない。ローウォータマークは（FIFOのサイズ/2）に設定されることが望ましい。新たなコマンドデータの量がハイウォータマークに接近して留まっているときにプログラムが何らかのレジスタをポーリングしたり定常的にオーバフロー割込を受け付ける必要がないので、このローウォータマークはプログラムにおける頻繁な状況の切換を防止する。

【0083】マルチバッファモードにおいては、ハイおよびローウォータマークはディスエーブルされる。FIFOがCPU110へ付属されていてCPUがFIFOが保持できるより以上のコマンドを書き込むときに、ライトポインタは最終アドレスからベースアドレスへラップされ戻される。FIFOにある先のグラフィクスコマンドは上書きされる。ライトポインタがFIFOの先頭

へラップするときを検出することはできる（それは、コマンドが送られる前にFIFOのライトポインタがFIFOのベースに初期化されている場合に限ってオーバフローを示す）。上で述べた`GXGetFifoStatus` を参照のこと。

【0084】マルチバッファモードにおいてFIFO（バッファ）のオーバフローを防止するために、ソフトウェアベースでチェックする方法が使用され得る。主プロセサ110上で実行中のプログラムはバッファサイズのそれ自身のカウンタを保持しなければならず、そして任意のグループのコマンドがバッファへ付加される前に、プログラムは部屋があるかどうかをチェックして判断する。もし部屋が利用可能であれば、グループのサイズがバッファサイズへ加えられ得る。もし部屋が利用可能でなければ、バッファはフラッシュされて新たなものが割り付けられる。

表示リストコールの使用

好ましい実施例においてFIFOバッファ210から表示リストをコールするために、アプリケーションはまず、表示リストをストアするためのメモリ中のスペースを割り付ける。メモリエリアが一旦セットアップされると、アプリケーションは、たとえば次のものをコールする。

【0085】

【表7】

```
void GXBeginDisplayList (
    void* list
    u32 size);
```

【0086】「リスト」の引数が表示リストがストアされる位置の開始アドレスであり、「サイズ」の引数が表示リストコマンドを書き込むための割り付けられたスペースにおいて利用可能なバイト数を示す場合、システムがオーバフローをチェックすることができる。

【0087】「`GXBeginDisplayList`」が一旦コールされると、別のGXコマンドが通常のコマンド FIFOに代わって表示リストへ書き込まれる。「`GXEndDisplayList`」コマンドは表示リストの終了へ信号を送り、先に向けられていたFIFOへコマンドストリームをリターンさせる。「`GXEndDisplayList`」コマンドはまた、生成された表示リストの実際のサイズを、好ましい実施例においては32バイトの倍数としてリターンする。

【0088】実施例において、表示リストは入れ子(nest)されることはない。このことは、`GXBeginDisplayList`が一旦発行されると、`GXEndDisplayList`コマンドがやって来るまでに他の`GXBeginDisplayList`または`GXCallDisplayList`コマンドを発行することは違法であることを意味する。しかしながら、別の実施例においては、任意の所望の入れ子レベルに表示リストを入れ子することはできる。

グラフィクスFIFO関数の例

以下に例示する関数はグラフィクスFIFOの管理を提供する。

GXSetFifoBase:引数(Argument)

u32	BasePtr;	//主メモリに FIFO のベースアドレスをセット
u32	Size;	//FIFO のバイトサイズ(32バイトマルチプル)
GXBool	Set Defaults	//FIFO の状態のデフォルトをセット

【0090】グラフィクスFIFOの制限を設定する。この関数は初期化時にコールされる。FIFOアドレスはグラフィクスピープラインがフラッシュされない限り変更されることはない。SetDefaultのフラグがセットされると、FIFOはリセットされ(すなわち、リード/ライトポインタをFIFOのベースへ)、そして割込が

GXSetFifoLimits:Argument

u32	HiWaterMark;	//FIFO のためのハイウォータ(Hi-water)マーク
u32	LoWaterMark;	//ローウォータ(Low water)マーク
u32	RdBreakMark;	//リードポインタの中断点(break point)

【0092】この関数はFIFOの制限をセットする。リードポインタがローウォータマーク以下になったときもしくはライトポインタがハイウォータマーク以上になったとき、グラフィクスハードウェアはCPUへ割込を

GXSetInterrupts:Argument

GXBool	Underflow;	//ローウォータマーク割込みの能動化/不能動化
GXBool	Overflow;	//ハイウォータマーク割込みの能動化/不能動化
GXBool	BreakPoint;	//FIFO リード中断点の能動化/不能動化

【0094】FIFOに関連する割込をイネーブルしもしくはディスエーブルする。BreakPointは、先のフレームがまだコピーされているときにCPUによってFIFO

GXClearInterrupts:Argument:

GXBool	Underflow;	//ローウォータマーク割込みのクリア
GXBool	Overflow;	//ハイウォータマーク割込みのクリア
GXBool	BreakPoint;	//FIFO リード中断点のクリア

【0096】保留中の割込をクリアする。

【0097】

GXSetFifoPtrs:Argument:

u32	WritePtr;	//FIFO のためにライトポインタをセット
u32	ReadPtr;	//リードポインタをセット

【0098】FIFOリードおよびライトポインタをセットする。これらのポインタはハードウェアによって維持される。この関数はハードウェア値を無視する(たと

【0089】

【表8】

ディスエーブルされる。デフォルトによって、ハイウォータマークがサイズの2/3に設定され、ローウォータマークがサイズの1/3に設定される。

【0091】

【表9】

かける。RdBreakMark がリードポインタ中断点を設定するために使用される。

【0093】

【表10】

の読み出をフォールトするために使用され得る。

【0095】

【表11】

【表12】

えば、表示リストのコンパイルのために)。

【0099】

【表13】

GXGetFifoStatus:**Argument:**

GXBool	*UnderFlow;	//FIFO のカウントがローウォータマーク以下である
GXBool	*OverFlow;	//FIFO のカウントがハイウォータマーク以上である
GXBool	*BreakPoint;	//FIFO のリードポインタが中断点である
u32	*FifoCount;	//FIFO のキャッシュライン数(32 バイト)

【0100】FIFO のステータスおよびカウントをリターンする。

表示リスト関数の例

表示リストは予めコンパイルされたコマンドのアレイであり、グラフィクスパイプラインのためのデータであ

る。次に例示するコマンドは表示リストを操作するために FIFO バッファ 210 中へ挿入される。

【0101】

【表14】

GXBeginDisplayList:**Argument:**

void*	BasePtr;	//表示リストデータをストアするためのバッファのアドレス
u32	nBytes;	//バッファのサイズ

【0102】この関数は表示リストを生成しつつ開始させる。API は表示リストモードにされる。これに後続するすべての API 関数は、表示リスト関数の任意のものを除いて、EndDisplayList までコールし、グラフィクスパイプラインに代わって表示リストバッファへそれらのデータおよびコマンドを送る。表示リストはこの実施

例においては入れ子されない。すなわち、BeginDisplayList および EndDisplayList の間ではどんな表示リスト関数もコールされることはない。表示リストのためのメモリはアプリケーションによって割り付けられる。

【0103】

【表15】

GXEndDisplayList:**Argument:**

None.

Return:

u32	nBytes	//表示リストのために使用するバイト数
------------	---------------	---------------------

【0104】この関数は現在開かれている表示オブジェクトを終了させ、システムを中間モードに戻す。

【0105】

【表16】

GXCallDisplayList:**Argument:**

void*	BasePtr;	//表示リストデータをストアするためのバッファのアドレス
u32	nBytes;	//バッファのサイズ

【0106】この関数は表示リストを実行する。

す。

レジスタフォーマット

【0107】

次のテーブルは CPU110 によってアドレス可能なコマンドプロセサ 200 における例示的なレジスタを示

【表17】

レジスタ名(Name) CP_STATUS レジスタ 834	ビットフィールド : 説述 0: FIFO オーバフロー (fifo_count > FIFO_HICNT) 1: FIFO アンダフロー (fifo_count < FIFO_LOCNT) 2: FIFO リードユニットアイドル 3: CP アイドル 4: FIFO 中断点到達 (FIFO 中断点を不能動化することによってクリアされる) 5: FIFO リード能動化、リセット値 "0" が不能動化 6: FIFO 中断点能動化、リセット値 "0" が不能動化 7: FIFO オーバフロー割込み能動化、リセット値 "0" が不能動化 8: FIFO アンダフロー割込み能動化、リセット値 "0" が不能動化 9: FIFO ライトポインタインクリメント能動化、リセット値 "1" が不能動化 10: FIFO 中断点割込み能動化、リセット値 "0" が不能動化
CP_ENABLE レジスタ 836	0: FIFO リード能動化、リセット値 "0" が不能動化 1: FIFO 中断点能動化、リセット値 "0" が不能動化 2: FIFO オーバフロー割込み能動化、リセット値 "0" が不能動化 3: FIFO アンダフロー割込み能動化、リセット値 "0" が不能動化 4: FIFO ライトポインタインクリメント能動化、リセット値 "1" が不能動化 5: FIFO 中断点割込み能動化、リセット値 "0" が不能動化
CP_CLEAR レジスタ 838	0: クリア FIFO オーバフロー割込み 1: クリア FIFO アンダフロー割込み 7: 32 バイトインクリメントにおけるストリーミングバッファロー・ウォータマークのビット 7:0 、デフォルト (リセット) 値は "0x0000"
CP_STM_LOW レジスタ 840	15:5 メモリの FIFO ベースアドレスのビット 15:5 9:0 メモリの FIFO ベースアドレスのビット 25:16 15:5 メモリの FIFO トップアドレスのビット 15:5 9:0 メモリの FIFO トップアドレスのビット 25:16 15:5 FIFO のハイウォータカウントのビット 15:5 9:0 FIFO のハイウォータカウントのビット 25:16 15:5 FIFO のローウォータカウントのビット 15:5 9:0 FIFO のローウォータカウントのビット 25:16 15:5 FIFO_COUNT (現在 FIFO へ入力する) のビット 15:5 9:0 FIFO_COUNT (現在 FIFO へ入力する) のビット 25:16
CP_FIFO_BASEL 822 CP_FIFO_BASE 822 CP_FIFO_TOPL 824 CP_FIFO_TOPH 824 CP_FIFO_HICNTL 826 CP_FIFO_HICNTH 826 CP_FIFO_LOCNTL 828 CP_FIFO_LOCNTH 828 CP_FIFO_COUNTL 830	15:5 FIFO ライトポインタのビット 15:5 9:0 FIFO ライトポインタのビット 25:15 15:5 FIFO リードポインタのビット 15:5 9:0 FIFO リードポインタのビット 25:15 15:5 FIFO リードアドレス中断点のビット 15:5 9:0 FIFO リードアドレス中断点のビット 9:0
CP_FIFO_COUNTH 830	15:5 FIFO ライトポインタのビット 15:5 9:0 FIFO ライトポインタのビット 25:15 15:5 FIFO リードポインタのビット 15:5 9:0 FIFO リードポインタのビット 25:15 15:5 FIFO リードアドレス中断点のビット 15:5 9:0 FIFO リードアドレス中断点のビット 9:0
CP_FIFO_WPTRL 808 CP_FIFO_WPTRH 808 CP_FIFO_RPTRL 804 CP_FIFO_RPTRH 804 CP_FIFO_BRKL 832 CP_FIFO_BRKH 832	15:5 FIFO ライトポインタのビット 15:5 9:0 FIFO ライトポインタのビット 25:15 15:5 FIFO リードポインタのビット 15:5 9:0 FIFO リードポインタのビット 25:15 15:5 FIFO リードアドレス中断点のビット 15:5 9:0 FIFO リードアドレス中断点のビット 9:0

【0108】互換性のある他の実施例

上述のシステム 5.0 のあるものは上で述べた家庭用ビデオゲームコンソールの構成以外としても実現できる。たとえば、或るものは、システム 5.0 をエミュレートする異なる構成を有するプラットフォームもしくはそれと同等のものにおいて、システム 5.0 のために書かれたグラフィクスアプリケーションや他のソフトウェアを実行させることができる。もし、他のプラットフォームがシステム 5.0 のいくつかのもしくはすべてのハードウェアおよびソフトウェアリソースをエミュレートしシミュレートしおよび/または提供することができれば、その他のプラットフォームはそのソフトウェアを成功裏に実行することができる。

【0109】一例として、エミュレータがシステム 5.0 のハードウェアおよび/またはソフトウェア構成 (プラットフォーム) とは異なるハードウェアおよび/またはソフトウェア構成 (プラットフォーム) を提供できる。そのエミュレータシステムは、そのためにはアプリケーションソフトウェアが書かれているシステムのいくつかのもしくはすべてのハードウェアおよび/またはソフトウェアコンポーネントをエミュレートしもしくはシミュレートするソフトウェアおよび/またはハードウェアコ

ンポーネントを含む。たとえば、エミュレータシステムはパソコンのような汎用ディジタルコンピュータを含み、それはシステム 5.0 のハードウェアおよび/またはファームウェアをシミュレートするソフトウェアエミュレータプログラムを実行する。上述のオーディオシステムの D S P 处理がパソコンによってエミュレートされ得る。

【0110】或る汎用ディジタルコンピュータ (たとえば IBM やマッキントッシュのパソコンおよびそれらの同等物) は、ダイレクト X (DirectX) または他の標準的な 3D グラフィクスコマンド API s に従った 3D グラフィクスライブラリを提供する 3D グラフィクスカードを備える。それらはまた、音声コマンドの標準的なセットに基づいて高品質のステレオ音声を提供するステレオ音声カードを備える。エミュレータソフトウェアを実行するそのようなマルチメディアのハードウェアを備えるパソコンは、システム 5.0 のグラフィクスおよび音声性能とほぼ等しい十分な性能を有する。エミュレータソフトウェアはパソコンプラットフォーム上のハードウェアリソースを制御して、そのためにはゲームプログラマがゲームソフトウェアを書いた家庭用ビデオゲームコンソールプラットフォームの処理、3D グラフィクス、音

声、周辺および他の能力をシミュレートする。

【0111】図14はホストプラットフォーム1201、エミュレータコンポーネント1303および記憶媒体62上のゲームソフトウェア実行可能バイナリ映像を用いる全体のエミュレーション処理を図解する。ホスト1201は、たとえばパソコン、ビデオゲームコンソールあるいは十分な計算力を有する任意の他のプラットフォームのような汎用または特定目的ディジタル計算装置である。エミュレータ1303はそのホストプラットフォーム1201上で走るソフトウェアおよび/またはハードウェアであり、記憶媒体62からのコマンド、データおよび他の情報のそのホスト1201によって実行可能な形態へのリアルタイム変換を行う。たとえば、エミュレータ1303は記憶媒体62からシステム50によって実行されるように意図された「ソース」であるバイナリ映像プログラム命令を取り込み、これらのプログラム命令をホスト1201によって実行されもしくは処理され得るターゲットとなる形態に変換する。

【0112】一例として、ソフトウェアがIBMパワーピークまたは他の特定のプロセサを用いるプラットフォームでの実行のために書かれかつホスト1201が異なる（たとえばインテル）プロセサを用いるパソコンである場合、エミュレータ1203は記憶媒体1305からの1つもしくは一連のバイナリ映像プログラム命令を取り込み、これらのプログラム命令を1つまたはそれ以上の同等のインテルのバイナリ映像プログラム命令に変換する。エミュレータ1203はまたグラフィクス/オーディオプロセサ114によって処理されるように意図されたグラフィクスコマンドおよびオーディオコマンドを取り込みかつ/あるいは生成し、そしてホスト1201上で利用可能なハードウェアおよび/またはソフトウェアグラフィクス/オーディオ処理リソースによって処理され得る形態にこれらのコマンドを変換する。一例として、エミュレータ1303はホスト1201の特別なグラフィクスおよび/または音声ハードウェア（たとえば標準的なダイレクトX、オープンGLおよび/または音声APIs）によって処理され得るコマンドにこれらのコマンドを変換する。

【0113】システム50の或るエミュレータは、上で述べたバッファリングおよびフロー制御技術のいくつかもしくはすべてを単に「無視」する。なぜなら、エミュレータは上で述べた実施例のハードウェア構成より非常に多いメモリリソースを持たなければならないからである。そのようなエミュレータは、典型的には、割付メモリリソースによるバッファ割付のための要求に応答するが、異なるフロー制御処理を提供するであろう。上で述べたステータスおよびフロー制御要求は、ハードウェアのエミュレートされた状態を維持しそのステータス要求に応答するためにその状態を使用することによってエミュレートされ得る。

【0114】上で述べたビデオゲームシステムの特徴のいくつかあるいはすべてを提供するために使用されるエミュレータ1303は、グラフィクスユーザインタフェース（GUI）を備え、そのGUIはエミュレータを使ったゲームの実行のための種々の動作やスクリーンモードの選択を単純化しもしくは自動化する。一例において、そのようなエミュレータ1303はさらに、ソフトウェアがそれのために元々意図されていたホストプラットフォームに比べて増強された機能性を含む。

【0115】図15はエミュレータ1303で用いるに適したエミュレーションホストシステム1201を図解的に示す。このシステム1201は処理ユニット1203およびシステムメモリ1205を含む。システムバス1207がシステムメモリ1205を含む種々のシステムコンポーネンツを処理ユニット1203に結合する。システムバス1207は多様なバスアーキテクチャのいずれかを用いるメモリバスもしくはメモリコントローラ、周辺バスおよびローカルバスを含むいくつかのタイプのバス構造の任意のものである。システムメモリ1207はROM1252およびRAM1254を含む。起動中においてのようにパソコンシステム1201中のエレメント（要素）間に情報を伝送する手助けをする基本ルーチンを含む基本入力/出力システム（BIOS）1256がROM1252中にストアされる。システム1201はさらに種々のドライブおよび関連のコンピュータ読出可能な媒体を含む。ハードディスクドライブ1209が（典型的には固定の）磁気ハードディスク1211から読み出しそれへ書き込む。付加的な（たぶんオプションとしての）磁気ディスクドライブ1213が着脱可能な「フロッピィ」または他の磁気ディスク1251から読み出しそれへ書き込む。光ディスクドライブ1217はCD-ROMあるいは他の光学媒体のような着脱自在な光ディスク1219から読み出しそれへ書き込む。ハードディスクドライブ1209および光ディスクドライブ1217は、ハードディスクドライブインターフェース1221および光ディスクドライブインターフェース1225によって、システムバス1207にそれぞれ接続される。これらのドライブおよびその関連するコンピュータ読出可能な媒体は、パソコンシステム1201のためのコンピュータ読出可能な命令、データ構造、プログラムモジュール、ゲームプログラムおよび他のデータの不揮発性の記憶媒体を提供する。他の構成では、コンピュータによってアクセス可能なデータをストアすることができる他のタイプのコンピュータ読出可能な媒体（たとえば磁気カセット、フラッシュメモリカード、デジタルビデオディスク、ベルヌーイカートリッジ、RAM、ROMあるいはその他のもの）がまた使用できる。

【0116】エミュレータ1303を含む多数のプログラムモジュールがハードディスク1211、着脱可能な

磁気ディスク1215, 光ディスク1219および/またはシステムメモリ1205のROM1252および/またはRAM1254にストアされ得る。このようなプログラムモジュールはグラフィクス/音声APIs, 1つ以上のアプリケーションプログラム, 他のプログラムモジュール, プログラムデータおよびゲームデータを提供するオペレーティングシステム(OS)を含む。ユーザは、キーボード1227, ポインティングデバイス1229, マイクロフォン, ジョイスティック, ゲームコントローラ, 衛星アンテナ(satellite dish), スキャナあるいはその他のもののような入力デバイスを通して、パソコンシステム1201にコマンドおよび情報を入力することができる。これらのそして他の入力デバイスは、システムバス1207に結合されたシリアルポートインターフェース1231を通して処理ユニット1203に接続され得るが、パラレルポート, ゲームポートファイヤワイヤバス(Fire Wire)もしくはユニバーサルシリアルバス(USB)のような他のインターフェースによって接続されてもよい。モニタまたは他のタイプの表示デバイスがまたビデオアダプタ1235のようなインターフェースを介してシステムバス1207に接続される。

【0117】システム1201はモデム1154またはインターネットのようなネットワーク1152を通しての通信を確立するための他のネットワークインターフェース手段を含む。内蔵もしくは外付けであってよいモデム1154はシリアルポートインターフェース1231を介してシステムバス123に接続される。システム1201がローカルエリアネットワーク1158を介して遠隔コンピュータ装置1150(たとえば他のシステム1201)と通信するのを許容するために、ネットワークインターフェース1156がまた設けられてもよい(もしくはそのような通信はダイヤルアップもしくは他の通信手段のようなワイドエリアネットワーク1152もしくは他の通信経路を介してもよい)。システム1201はプリンタのような周辺出力装置および他の標準的な周辺装置を含む。

【0118】一例では、ビデオアダプタ1235は、マイクロソフト(Microsoft)のダイレクトX7.0、または他のバージョンのような標準的な3Dグラフィクスアプリケーションプログラマインターフェースに基づいて発行された3Dグラフィクスコマンドに応答して、高速の3Dグラフィクスレンダリングを提供する3Dグラフィクスパイプラインチップセットを含んでもよい。1組のスピーカ1237はまた、バス1207によって与えられる音声コマンドに基づいて高品質ステレオ音声を生成するハードウェアおよび埋め込みソフトウェアを提供する従来の「音声カード」のような音声生成インターフェースを介して、システムバス1207に接続される。これらのハードウェア能力によって記憶媒体1305中にストアされているソフトウェアを再生するためにシステム

1201に十分なグラフィクスおよび音声の速度性能を与えることができる。

【0119】上で参照したすべての書類をここで、参照によって取り入れる。

【0120】最も現実的かつ好ましい実施例であると現在考えられているものに関連してこの発明が説明されたが、この発明は開示された実施例に限定されるものではなく、逆に、特許請求の範囲内に含まれる種々の変形例や等価的な構成をカバーするように意図されていることを理解されたい。

【図面の簡単な説明】

【図1】図1はインタラクティブコンピュータグラフィクスシステムの実施例を示す全体図である。

【図2】図2は図1実施例のコンピュータグラフィクスシステムのブロック図である。

【図3】図3は図2に示す実施例のグラフィクス/オーディオプロセサのブロック図である。

【図4】図4は図3に示す実施例の3Dグラフィクスプロセサのブロック図である。

【図5】図4のグラフィクス/オーディオプロセサの例示的なロジックフロー図である。

【図6】図6はマルチバッファリングの例を示す。

【図7】図7は独立した消費器および発生器のリードならびにライトポインタの例を示す。

【図8】図8はエンプティおよびフルバッファ状態の例を示す。

【図9】図9はエンプティおよびフルバッファ状態の例を示す。

【図10】図10はFIFOバッファからの表示リストのコールの例を示す。

【図11】図11は表示リスト作成例を示す。

【図12】図12は表示リスト作成例を示す。

【図13】図13は表示リスト作成例を示す。

【図14】図14はFIFO管理の実施例を示す。

【図15】図15は互換性のある実施例を示す。

【図16】図16は別の互換性のある実施例を示す。

【符号の説明】

50 …インタラクティブ3Dコンピュータグラフィクスシステム

54 …主ユニット

110 …主プロセサ

111 …書込収集バッファ

112 …主メモリ

114 …グラフィクス/オーディオプロセサ

180 …グラフィクスパイプライン

200 …キャッシュ/コマンドプロセサ

210 …グラフィクスコマンドFIFO

212 …表示リスト


802 …発生器ライトポインタ

804 …発生器リードポインタ


806 …消費器ライトポインタ
808 …消費器リードポインタ

890 …中断点


【図1】




【図8】




【図2】




【図3】




【図9】




【図4】




【図5】




【図6】




〔図7〕




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【外国語明細書】

Method and Apparatus For Buffering Graphics Data In A Graphics System

This application claims the benefit of U.S. Provisional Application No. 60/226,912, filed August 23, 2000, the entire content of which is hereby incorporated by reference in this application.

5

Field of the Invention

The invention relates to computer graphics, and more particularly to interactive graphics systems such as home video game platforms. Still more particularly, this invention relates to efficient graphics command buffering between a graphics command producer and a graphics command consumer.

10

Background And Summary Of The Invention

Many of us have seen films containing remarkably realistic dinosaurs, aliens, animated toys and other fanciful creatures. Such animations are made possible by computer graphics. Using such techniques, a computer graphics artist can specify how each object should look and how it should change in appearance over time, and 15 a computer then models the objects and displays them on a display such as your television or a computer screen. The computer takes care of performing the many tasks required to make sure that each part of the displayed image is colored and shaped just right based on the position and orientation of each object in a scene, the direction in which light seems to strike each object, the surface texture of each 20 object, and other factors.

Because computer graphics generation is complex, computer-generated three-dimensional graphics just a few years ago were mostly limited to expensive specialized flight simulators, high-end graphics workstations and supercomputers.

The public saw some of the images generated by these computer systems in movies and expensive television advertisements, but most of us couldn't actually interact with the computers doing the graphics generation. All this has changed with the availability of relatively inexpensive 3D graphics platforms such as, for example, the 5 Nintendo 64® and various 3D graphics cards now available for personal computers. It is now possible to interact with exciting 3D animations and simulations on relatively inexpensive computer graphics systems in your home or office.

A problem graphics system designers confronted in the past was how to 10 efficiently buffer graphics commands between a graphics command producer and a graphics command consumer. Various solutions to this problem were offered. For example, it is well known to provide a buffer memory between a graphics command producer and a graphics command consumer. Often, this buffer memory is connected as part of the graphics command consumer (for example, on board a graphics chip). The graphics command producer writes graphics commands into the 15 buffer memory, and the graphics command consumer reads those graphics commands from the buffer memory. It is typical for such a buffer memory to be structured as a first-in-first-out (FIFO) buffer so that the graphics command consumer reads the graphics command in the same sequence that they were written into the buffer by the graphics command producer.

20 Placing such a buffer between the producer and the consumer relaxes the degree to which the producer and consumer must be synchronized. The producer can write commands into the buffer at an instantaneous rate that is independent of the instantaneous rate at which the consumer reads commands from the buffer. Even if the consumer suffers a momentary delay in reading from the buffer (e.g., as 25 may occur when the producer asks the consumer to draw large or complex

primitives), the producer will not stall unless/until it fills the buffer and has no more memory space to write new commands. Similarly, momentary delays of the producer in writing new graphics commands into the buffer will not cause the consumer to stall unless the consumer consumes all of the graphics commands in the 5 buffer before the producer has an opportunity to write additional graphics commands.

A potential problem encountered in the past relates to the size of the buffer. Because of limitations on chip size and complexity, it is often not possible to put a very large command buffer memory on the graphics chip. A small sized FIFO 10 buffer in the graphics hardware may not adequately load balance between the producer and the consumer, causing the producer to stall when the consumer renders big primitives. Thus, while significant work has been done in the past, further improvements are possible.

The present invention solves this problem by providing techniques and 15 arrangements that more efficiently buffer graphics commands between a graphics command producer and a graphics command consumer. In accordance with one aspect of the invention, a part of main memory shared between the producer and consumer is allocated to a variable number of variable sized graphics command buffers. The producer can specify the number of buffers and the size of each. 20 Writes to the graphics consumer can be routed to any of the buffers in main memory. A buffer can be attached simultaneously to the consumer and the producer, or different buffers can be attached to the consumer and the producer. In the multi-buffering approach where different buffers are attached to the consumer and the producer, the producer can write to one buffer while the consumer reads 25 from another buffer.

To further decouple the consumer from the producer, the producer and consumer independently maintain their own read and write pointers in accordance with another aspect of the invention. Even though the consumer may not write to the buffer, it nevertheless maintains a write pointer which it uses to keep track of 5 data valid position within the buffer. Similarly, even though the producer may not read from the buffer it is attached to, it maintains a read pointer which it uses to keep track of data valid position within the buffer. The effect of this pointer arrangement is to further decouple the producer from the consumer --reducing the synchronization requirements between the two.

10 In accordance with another aspect provided by this invention, the producer can write a "call display list" command to a FIFO buffer that directs the consumer to read a string of graphics commands (e.g., a display list) stored elsewhere in memory, and to subsequently return to reading the rest of the buffer. This ability to 15 call an out-of-line graphics command string from a FIFO buffer provides additional flexibility and further decreases synchronization requirements.

20 In accordance with another aspect of the invention, the graphics command producer can write a graphics command stream to a FIFO buffer that includes a command which automatically redirects succeeding commands to a display list buffer. One way to visualize this is to picture the graphics command producer as a redirectable fire hose that continually produces a stream of graphics commands. The fire hose normal streams the graphics command into a FIFO buffer. However, the producer can include, within the stream, a "Begin Display List" command that 25 causes graphics commands following the command to be written to a display list instead. An "End Display List" command inserted further on in the stream can terminate the display list and redirect the graphics command stream back to the

same (or different) FIFO buffer. This feature has the advantage of allowing the graphics command producer to efficiently create reusable display lists with very low overhead.

In accordance with another aspect provided by this invention, the graphics 5 command producer can insert a break point into any of multiple FIFO buffers. The break point can cause the consumer to interrupt. Such break points can help to synchronize the producer and the consumer when close synchronization is required.

In accordance with yet another aspect provided by this invention, the graphics 10 system includes a producer that outputs graphics commands, a consumer that consumes the graphics commands outputted by the producer, and a storage device coupled between the producer and the consumer. The storage device stores plural variable sized buffers disposed at variable locations within the storage device. Each of the variable sized buffers receives and temporarily stores graphics commands outputted by the producer for delivery to the consumer.

15 In accordance with a further aspect provided by the invention, the consumer is incapable of writing to at least an active one of the plural buffers, but nevertheless maintains – independently of the producer – a write pointer for at least the active one of the plural buffers. The producer provides a producer read pointer and a producer write pointer associated with a first of the plural buffers, and the consumer 20 independently maintains a consumer read pointer and a consumer write pointer associated with that same buffer. The consumer may increment the consumer read pointer as the consumer reads from an active buffer and suspends reading from the active buffer when the incremented consumer read pointer has a predetermined relationship with a consumer write pointer. The consumer may selectively

increment the consumer write pointer in response to the producer writing to the active buffer.

In accordance with another aspect of the invention, a buffer includes a read command that controls the consumer to consume a set of graphics commands the 5 producer stores elsewhere within the storage device, and to resume consuming graphics commands from the buffer after consuming the graphics commands stored elsewhere. The read command may specify a starting address and a length of a display list. The read command controls the consumer to read the display list of the specified length beginning at the specified starting address.

10 In accordance with another aspect of the invention, any of the plural buffers may provide either circular or linear first-in-first-out access.

In accordance with another aspect of the invention, any of the plural buffers can be selectively attached to both the producer and the consumer simultaneously – or one of the buffers can be attached to the producer while another buffer is attached 15 to the consumer.

In accordance with still another aspect provided by the invention, the producer allocates the size of each of the plural buffers. Such allocation is provided so that each buffer is capable of storing at least a frame of graphics commands.

20 In accordance with another aspect of the invention, the producer may write a break point into any of the plural buffers. The consumer may suspend consumption of graphics commands upon encountering the break point.

In accordance with yet another aspect of the invention, each buffer may 25 provide an overflow status indicator indicating when the producer overwrites a location in the buffer.

In accordance with yet another aspect of the invention, a status register or other indicator may indicate the status of at least one of the plural buffers. The status register may indicate, for example:

- producer writer pointer position,
- 5 • producer read pointer position,
- consumer write pointer position, and
- consumer read pointer position.

In accordance with yet another aspect provided by this invention, a graphics system includes:

- 10 • a storage buffer that receives and temporarily stores graphics commands,
- a producer that writes graphics commands into the buffer, the producer maintaining a producer write pointer and a producer read pointer associated with the buffer, and
- 15 • a consumer that consumes graphics commands stored within the buffer, the consumer maintaining a consumer write pointer that is independent of the producer write pointer and a consumer read pointer that is independent of the producer read pointer.

In accordance with yet another aspect of this invention, a graphics system includes a graphics command producer that writes graphics commands into a buffer based on a producer write pointer, and a graphics commands consumer that reads graphics commands from the buffer based on a consumer read pointer. In accordance with this aspect of the invention, the consumer write pointer is independently maintained by the consumer and indicates the extent of valid data the producer has written into the buffer. The consumer ceases to consume graphics

commands from the buffer upon the consumer read pointer having a predetermined relationship to the consumer write pointer.

In accordance with yet another aspect provided by this invention, an interactive graphics system includes a processor module executing an application, a 5 graphics processor module, and at least one memory coupled to the processor module and to the graphics processor module. The method of controlling the flow of graphics commands between the processor module and the graphics processor module comprises:

10

- dynamically establishing, under control of the application, a variable number of FIFO buffers in the memory, the application specifying the size of each of the FIFO buffers,
- the application controlling the processor module to write graphics commands into at least a first of the plurality of FIFO buffers, and
- the application sending graphics commands to the graphics 15 processor module that control the graphics processor module to read graphics commands from the first FIFO buffer.

The processor module may provide a processor module read pointer and processor module write pointer associated with the first of plurality of buffers. The 20 graphics processor module may independently maintain a graphics processor module read pointer and a graphics processor module write pointer associated with the first buffer. The graphics processor module may increment the graphics processor read pointer each time the graphics processor module reads from the first buffer, and may suspend reading from the first buffer when the graphics processor module read pointer has a predetermined relationship with the graphics processor 25 module write pointer. Graphics processor module may selectively auto increment

the graphics processor write pointer in response to the processor writing to the first buffer.

In accordance with yet another aspect of the invention, a method of controlling the flow of graphics data comprises:

- 5 • writing graphics data into plural variable sized FIFO buffers each having plural storage locations,
- setting a break point associated with at least one of the plural storage locations,
- reading graphics data from the plural buffers in a predetermined order,
- 10 • temporarily suspending the reading step upon encountering the at least one location associated with the break point, and generating an interrupt, and
- resuming the reading step in response to receipt of a clear interrupt command.

In accordance with yet another aspect provided by this invention, a graphics system includes:

- 20 • a storage device that receives and temporarily stores graphics commands,
- a producer that writes commands into a buffer within the storage device, the commands including a first set of graphics commands and a read command referring to a second set of graphics commands stored elsewhere in the storage device, and
- a consumer that consumes the first set of graphics commands stored within the buffer and, in response to encountering the read

command, consumes the second set of graphics commands and subsequently consumes additional commands from the buffer.

Brief Description Of The Drawings

These and other features and advantages provided by the invention will be better and more completely understood by referring to the following detailed description of presently preferred embodiments in conjunction with the drawings, of which:

10 Figure 1 is an overall view of an example interactive computer graphics system;

Figure 2 is a block diagram of the Figure 1 example computer graphics system;

Figure 3 is a block diagram of the example graphics and audio processor shown in Figure 2;

15 Figure 4 is a block diagram of the example 3D graphics processor shown in Figure 3;

Figure 5 is an example logical flow diagram of the Figure 4 graphics and audio processor;

Figure 6 shows example multi-buffering;

20 Figure 7 shows example independent consumer and producer read and write pointers;

Figures 8A and 8B show, respectively, example empty and full buffer conditions;

Figure 9 shows an example call of a display list from an FIFO buffer;

Figures 10A-10C show example display list creation; and
Figure 11 shows an example FIFO manager implementation; and
Figures 12A and 12B show example alternative compatible implementations.

Detailed Description Of Example Embodiments Of The Invention

5 Figure 1 shows an example interactive 3D computer graphics system 50. System 50 can be used to play interactive 3D video games with interesting stereo sound. It can also be used for a variety of other applications.

In this example, system 50 is capable of processing, interactively in real time, a digital representation or model of a three-dimensional world. System 50 can
10 display some or all of the world from any arbitrary viewpoint. For example, system 50 can interactively change the viewpoint in response to real time inputs from handheld controllers 52a, 52b or other input devices. This allows the game player to see the world through the eyes of someone within or outside of the world. System 50 can be used for applications that do not require real time 3D interactive
15 display (e.g., 2D display generation and/or non-interactive display), but the capability of displaying quality 3D images very quickly can be used to create very realistic and exciting game play or other graphical interactions.

To play a video game or other application using system 50, the user first connects a main unit 54 to his or her color television set 56 or other display device
20 by connecting a cable 58 between the two. Main unit 54 produces both video signals and audio signals for controlling color television set 56. The video signals are what controls the images displayed on the television screen 59, and the audio signals are played back as sound through television stereo loudspeakers 61L, 61R.

The user also needs to connect main unit 54 to a power source. This power source may be a conventional AC adapter (not shown) that plugs into a standard home electrical wall socket and converts the house current into a lower DC voltage signal suitable for powering the main unit 54. Batteries could be used in other 5 implementations.

The user may use hand controllers 52a, 52b to control main unit 54. Controls 60 can be used, for example, to specify the direction (up or down, left or right, closer or further away) that a character displayed on television 56 should move within a 3D world. Controls 60 also provide input for other applications (e.g., menu 10 selection, pointer/cursor control, etc.). Controllers 52 can take a variety of forms. In this example, controllers 52 shown each include controls 60 such as joysticks, push buttons and/or directional switches. Controllers 52 may be connected to main unit 54 by cables or wirelessly via electromagnetic (e.g., radio or infrared) waves.

To play an application such as a game, the user selects an appropriate storage 15 medium 62 storing the video game or other application he or she wants to play, and inserts that storage medium into a slot 64 in main unit 54. Storage medium 62 may, for example, be a specially encoded and/or encrypted optical and/or magnetic disk. The user may operate a power switch 66 to turn on main unit 54 and cause the main 20 unit to begin running the video game or other application based on the software stored in the storage medium 62. The user may operate controllers 52 to provide inputs to main unit 54. For example, operating a control 60 may cause the game or other application to start. Moving other controls 60 can cause animated characters to move in different directions or change the user's point of view in a 3D world. Depending upon the particular software stored within the storage medium 62, the

various controls 60 on the controller 52 can perform different functions at different times.

Example Electronics of Overall System

Figure 2 shows a block diagram of example components of system 50. The 5 primary components include:

- a main processor (CPU) 110,
- a main memory 112, and
- a graphics and audio processor 114.

In this example, main processor 110 (e.g., an enhanced IBM Power PC 750) 10 receives inputs from handheld controllers 108 (and/or other input devices) via graphics and audio processor 114. Main processor 110 interactively responds to user inputs, and executes a video game or other program supplied, for example, by external storage media 62 via a mass storage access device 106 such as an optical disk drive. As one example, in the context of video game play, main processor 110 15 can perform collision detection and animation processing in addition to a variety of interactive and control functions.

In this example, main processor 110 generates 3D graphics and audio commands and sends them to graphics and audio processor 114. The graphics and audio processor 114 processes these commands to generate interesting visual 20 images on display 59 and interesting stereo sound on stereo loudspeakers 61R, 61L or other suitable sound-generating devices.

Example system 50 includes a video encoder 120 that receives image signals from graphics and audio processor 114 and converts the image signals into analog and/or digital video signals suitable for display on a standard display device such as

a computer monitor or home color television set 56. System 50 also includes an audio codec (compressor/decompressor) 122 that compresses and decompresses digitized audio signals and may also convert between digital and analog audio signaling formats as needed. Audio codec 122 can receive audio inputs via a buffer 124 and provide them to graphics and audio processor 114 for processing (e.g., mixing with other audio signals the processor generates and/or receives via a streaming audio output of mass storage access device 106). Graphics and audio processor 114 in this example can store audio related information in an audio memory 126 that is available for audio tasks. Graphics and audio processor 114 provides the resulting audio output signals to audio codec 122 for decompression and conversion to analog signals (e.g., via buffer amplifiers 128L, 128R) so they can be reproduced by loudspeakers 61L, 61R.

Graphics and audio processor 114 has the ability to communicate with various additional devices that may be present within system 50. For example, a parallel digital bus 130 may be used to communicate with mass storage access device 106 and/or other components. A serial peripheral bus 132 may communicate with a variety of peripheral or other devices including, for example:

- a programmable read-only memory and/or real time clock 134,
- a modem 136 or other networking interface (which may in turn connect system 50 to a telecommunications network 138 such as the Internet or other digital network from/to which program instructions and/or data can be downloaded or uploaded), and
- flash memory 140.

A further external serial bus 142 may be used to communicate with additional expansion memory 144 (e.g., a memory card) or other devices. Connectors may be used to connect various devices to busses 130, 132, 142.

Example Graphics And Audio Processor

5 Figure 3 is a block diagram of an example graphics and audio processor 114. Graphics and audio processor 114 in one example may be a single-chip ASIC (application specific integrated circuit). In this example, graphics and audio processor 114 includes:

- 10 • a processor interface 150,
- a memory interface/controller 152,
- a 3D graphics processor 154,
- an audio digital signal processor (DSP) 156,
- an audio memory interface 158,
- an audio interface and mixer 160,
- 15 • a peripheral controller 162, and
- a display controller 164.

3D graphics processor 154 performs graphics processing tasks. Audio digital signal processor 156 performs audio processing tasks. Display controller 164 accesses image information from main memory 112 and provides it to video encoder 120 for display on display device 56. Audio interface and mixer 160 interfaces with audio codec 122, and can also mix audio from different sources (e.g., streaming audio from mass storage access device 106, the output of audio DSP 156, and external audio input received via audio codec 122). Processor interface 150

provides a data and control interface between main processor 110 and graphics and audio processor 114.

Memory interface 152 provides a data and control interface between graphics and audio processor 114 and memory 112. In this example, main processor 110 5 accesses main memory 112 via processor interface 150 and memory interface 152 that are part of graphics and audio processor 114. Peripheral controller 162 provides a data and control interface between graphics and audio processor 114 and the various peripherals mentioned above. Audio memory interface 158 provides an interface with audio memory 126.

10 **Example Graphics Pipeline**

Figure 4 shows a more detailed view of an example 3D graphics processor 154. 3D graphics processor 154 includes, among other things, a command processor 200 and a 3D graphics pipeline 180. Main processor 110 communicates streams of data (e.g., graphics command streams and display lists) to command processor 200. Main processor 110 has a two-level cache 115 to minimize memory 15 latency, and also has a write-gathering buffer 111 for uncached data streams targeted for the graphics and audio processor 114. The write-gathering buffer 111 collects partial cache lines into full cache lines and sends the data out to the graphics and audio processor 114 one cache line at a time for maximum bus usage.

20 Command processor 200 receives display commands from main processor 110 and parses them -- obtaining any additional data necessary to process them from shared memory 112. The command processor 200 provides a stream of vertex commands to graphics pipeline 180 for 2D and/or 3D processing and rendering. Graphics pipeline 180 generates images based on these commands. The resulting

image information may be transferred to main memory 112 for access by display controller/video interface unit 164 -- which displays the frame buffer output of pipeline 180 on display 56.

Figure 5 is a logical flow diagram of graphics processor 154. Main processor 110 may store graphics command streams 210, display lists 212 and vertex arrays 214 in main memory 112, and pass pointers to command processor 200 via bus interface 150. The main processor 110 stores graphics commands in one or more graphics first-in-first-out (FIFO) buffers 210 it allocates in main memory 110. The command processor 200 fetches:

- 10
 - command streams from main memory 112 via an on-chip FIFO memory buffer 216 that receives and buffers the graphics commands for synchronization/flow control and load balancing,
 - ▷ display lists 212 from main memory 112 via an on-chip call FIFO memory buffer 218, and
- 15
 - ▷ vertex attributes from the command stream and/or from vertex arrays 214 in main memory 112 via a vertex cache 220.

Command processor 200 performs command processing operations 200a that convert attribute types to floating point format, and pass the resulting complete vertex polygon data to graphics pipeline 180 for rendering/rasterization. A programmable memory arbitration circuitry 130 (see Figure 4) arbitrates access to shared main memory 112 between graphics pipeline 180, command processor 200 and display controller/video interface unit 164.

Figure 4 shows that graphics pipeline 180 may include:

- ▷ a transform unit 300,

- a setup/rasterizer 400,
- a texture unit 500,
- a texture environment unit 600, and
- a pixel engine 700.

5 Transform unit 300 performs a variety of 2D and 3D transform and other operations 300a (see Figure 5). Transform unit 300 may include one or more matrix memories 300b for storing matrices used in transformation processing 300a. Transform unit 300 transforms incoming geometry per vertex from object space to screen space; and transforms incoming texture coordinates and computes projective 10 texture coordinates (300c). Transform unit 300 may also perform polygon clipping/culling 300d. Lighting processing 300e also performed by transform unit 300b provides per vertex lighting computations for up to eight independent lights in one example embodiment. Transform unit 300 can also perform texture coordinate generation (300c) for embossed type bump mapping effects, as well as polygon 15 clipping/culling operations (300d).

Setup/rasterizer 400 includes a setup unit which receives vertex data from transform unit 300 and sends triangle setup information to one or more rasterizer units (400b) performing edge rasterization, texture coordinate rasterization and color rasterization.

20 Texture unit 500 (which may include an on-chip texture memory (TMEM) 502) performs various tasks related to texturing including for example:

- retrieving textures 504 from main memory 112,
- texture processing (500a) including, for example, multi-texture handling, post-cache texture decompression, texture filtering, embossing, shadows

and lighting through the use of projective textures, and BLIT with alpha transparency and depth,

- bump map processing for computing texture coordinate displacements for bump mapping, pseudo texture and texture tiling effects (500b), and
- 5 • indirect texture processing (500c).

Texture unit 500 outputs filtered texture values to the texture environment unit 600 for texture environment processing (600a). Texture environment unit 600 blends polygon and texture color/alpha/depth, and can also perform texture fog processing (600b) to achieve inverse range based fog effects. Texture environment 10 unit 600 can provide multiple stages to perform a variety of other interesting environment-related functions based for example on color/alpha modulation, embossing, detail texturing, texture swapping, clamping, and depth blending..

Pixel engine 700 performs depth (z) compare (700a) and pixel blending (700b). In this example, pixel engine 700 stores data into an embedded (on-chip) 15 frame buffer memory 702. Graphics pipeline 180 may include one or more embedded DRAM memories 702 to store frame buffer and/or texture information locally. Z compares 700a can also be performed at an earlier stage in the graphics pipeline 180 depending on the rendering mode currently in effect (e.g., z compares can be performed earlier if alpha blending is not required). The pixel engine 700 20 includes a copy operation 700c that periodically writes on-chip frame buffer 702 to main memory 112 for access by display/video interface unit 164. This copy operation 700c can also be used to copy embedded frame buffer 702 contents to textures in the main memory 112 for dynamic texture synthesis effects. Anti-aliasing and other filtering can be performed during the copy-out operation. The 25 frame buffer output of graphics pipeline 180 (which is ultimately stored in main

memory 112) is read each frame by display/video interface unit 164. Display controller/video interface 164 provides digital RGB pixel values for display on display 102.

FIFO Buffers Allocated In Shared Memory

5 In this example, the command FIFO buffer 216 (which may be a small dual ported RAM streaming buffer) on board the graphics and audio processor 114 is too small, by itself, to do a good job of load balancing between the processor 110 and the graphics pipeline 180. This may result in the processor 110 becoming stalled when the graphics and audio processor 114 is rendering big primitives. To remedy
10 this problem, we use part of the main memory 112 shared between processor 110 and graphics and audio processor 114 as a command FIFO buffer 210. The use of buffers 210 allows the main processor 110 and the graphics processor 114 to operate in parallel at close to their peak rates.

15 There are (at least) two methods of using buffers 210 to achieve parallelism: immediate mode and multi-buffer mode. When a single buffer 210 is attached to both the main processor 110 and the graphics processor 114, the system 50 is operating in the immediate mode. As the main processor 110 writes graphics commands to the buffer 210, the graphics processor 114 processes them in order. Hardware support provides flow control logic to prevent writes from overrunning
20 reads and to wrap the read and write pointers of the buffer 210 back to the first address to provide circular buffer operation.

In the preferred embodiment, it is also possible to connect one buffer 210 to the main processor 110 while the graphics and audio processor 114 is reading from a different buffer 210(1) in a multi-buffered mode. In this case, the buffers 210(1),

210(2) are managed more like buffers than traditional FIFOs since there are no simultaneous reads and writes to any particular buffer 210. Multi-buffer mode may be used, for example, if dynamic memory management of the buffers is desirable.

Figure 6 shows how a portion of shared memory 112 can be allocated to provide multiple FIFO command buffers 210(1), 210(2), ..., 210(n) to buffer graphics (and audio) commands between the producer 110 and the consumer 114. In the example shown in Figure 6, each of buffers 210 receives graphics (and/or audio) commands from main processor 110, and provides those commands to graphics and audio processor 114. Main processor 110 allocates portions of main memory 112 for use as these buffers 210. A buffer data structure describing a region of main memory can be allocated by an application running on main processor 110.

Main processor 110 writes graphics commands into the buffers using a write pointer 802. Graphics and audio processor 114 reads commands from buffers 210 using a read pointer 804. Write pointer 802 and read pointer 804 can point to the same or different buffers. In this way, the same buffer 210 may be “attached” to both the main processor 110 and the graphics and audio processor 114 simultaneously – or different buffers may be attached to the producer and consumer at different times.

In the multi-buffering example shown in Figure 6, the main processor 110 and the graphics and audio processor 114 don't necessarily agree on where “the” FIFO buffer 210 is located. In the example shown, the main processor 110 is using buffer 210(2) as its current buffer for writing graphics commands to, whereas the graphics and audio processor 114 uses a different buffer 210(1) as its current buffer for obtaining graphics commands. Buffers 210 can be dynamically attached to main processor 110, graphics and audio processor 114, or both. When a buffer is

attached to the main processor 110, the main processor will write graphics commands into the buffer 210. In the example embodiment, there is always one and only one buffer 210 attached to main processor 110 at any one time. When a buffer 210 is attached to the graphics processor 114, the graphics processor will read and 5 process graphics commands from the attached buffer 210. Only one buffer 210 can be attached to the graphics processor 114 at any one time in this example.

Independent Consumer and Producer Read and Write Pointers

Even though main processor 110 acting as graphics command producer does not need to read from the buffer 210(2) to which it is attached, it nevertheless 10 maintains a producer read pointer 806 in this Figure 6 example. Similarly, even though the graphics and audio processor 114 acts as a consumer of graphics commands and therefore does not need to write to the buffer 210(1) to which it is attached, it nevertheless maintains a consumer write pointer 808 in the Figure 6 example. These additional pointers 806, 808 allow the producer and consumer to 15 independently maintain the respective buffer 210 to which it is attached.

The additional pointer 806 maintained by main processor 110 and the additional pointer 808 maintained by graphics and audio processor 114 are used to provide overlap detection. These extra pointers indicate where valid data exists within the buffer 210. For example, the main processor 110 may treat the buffer 20 210(2) to which it is attached as a circular buffer, and "wrap" its write pointer around to the "beginning" of the buffer 810 once it reaches the "end" of the buffer 812. However, once the producer write pointer 802 encounters the producer read pointer 806, it will cease writing to attached buffer 210(2) to avoid overwriting valid, previously written data that the graphics and audio processor 114 has not yet 25 read. Similarly, the graphics and audio processor consumer 114 may continue to

increment its read pointer 804 as it progressively reads graphics instructions from its attached buffer 210(1), but will cease this incrementing procedure when the read pointer 804 encounters the write pointer 808 – since the consumer is using the write pointer as indicating the last valid data within the buffer 210(1).

5 Pointers 802, 804, 806, and 808 can point to any location within buffers 210. Valid data may thus exist anywhere within these buffers – not necessarily at the beginning or at the end of the buffer. In fact, if buffers 210 are operated in a circular mode, there is no concept of “beginning” or “end” since the end of the buffer wraps around to the beginning and the buffer is therefore a logically 10 continuous loop.

Figure 7 provides a simplified explanation of the independent consumer and producer read and write pointers. In the Figure 7 example, consumer 114 uses an auto-incrementing read pointer 804 to read graphics commands from the buffer 210(1) to which it is attached. Consumer 114 also maintains a consumer write pointer 808 that points to the last valid graphics command within buffer 210(1). In 15 this example, consumer 114 will continue to read graphics commands from buffer 210(1), and increment its read pointer 804 after each graphics command read, until the read pointer points to the same location that the write pointer points to (see Figure 8A). When the consumer 114 has incremented its read pointer 804 so that it 20 points to the location adjacent the one that the write pointer 808 points to, the consumer “knows” that it has read all of the valid graphics commands from buffer 210(1) and has thus emptied the buffer. This condition indicates that the consumer 114 either needs to wait for more graphics commands from producer 110 (if the buffer 210(1) is also attached to the producer simultaneously), or it needs direction

as to a different buffer 210 it should begin reading from (if multi-buffering is in effect).

Similarly, the producer 110 may continue to write graphics commands into its attached buffer 210(2) and similarly continues to auto-increment its producer write pointer 802 until the write pointer points to the location in the buffer that is just before the location the producer read pointer 806 points to (see Figure 8B). In this example, coincidence (actually, close proximity) between the write pointer 802 and read pointer 806 indicates that the buffer 210(2) is full. If multi-buffering is in effect, producer 110 may at this point cease writing to buffer 210(2) and "save" (close) it, instruct the consumer 114 to read (now or later) the contents of that "closed" buffer, and begin writing additional graphics commands to yet another buffer 210 it can allocate within main memory 112. If the producer 110 and consumer 114 are attached to the same buffer 210, then the producer may need to wait until the consumer reads some commands before writing any more commands to the buffer. As explained below, to avoid frequent context switching, the preferred embodiment can provide a programmable hysteresis effect that requires the buffer to be emptied by a certain amount before the producer 110 is allowed to resume writing to the buffer, and requires the buffer to be filled by a certain amount before the consumer is allowed to resume reading from the buffer.

In the preferred embodiment, the main processor 110 writes graphics commands to the buffer 210 to which it is attached in 32-byte transfers. Main processor 110 provides a write-gathering buffer/function 111 (see Figure 4) that automatically packs graphics commands into 32-byte words. Graphics processor 114 reads graphics commands from the buffer 210 to which it is attached in 32-byte transfers.

Call Display List From FIFO Buffer

Figure 9 shows an example technique provided by the preferred example embodiment whereby an entry in a FIFO buffer 210 can call a display list – almost as if it were a function call. In this example, a command 890 is inserted into the 5 graphics command FIFO 210 that calls a display list 212 stored elsewhere in memory. Upon encountering this command 890, the graphics processor 114 temporarily ceases reading graphics commands from FIFO buffer 210 and instead begins reading commands from a display list 212 stored elsewhere in main memory 112. Upon reaching the end of the display list 212, the graphics processor 114 10 returns to read the next sequential command from the graphics FIFO 210. This technique is quite useful in allowing multiple frames to call the same display list 212 (e.g., to render geometry which remains static from frame to frame) without requiring the main processor 112 to rewrite the display list for each frame.

Figures 10A through 10C show how main processor 110 can automatically 15 create a display list 212 by writing to a graphics command FIFO 210. As shown in Figure 10A, main processor 110 begins by writing a graphics command stream to a graphics command FIFO 210 it allocates in main memory 112. At any point in this writing process, the main processor 110 can insert a “Begin Display List” command 890 into the FIFO buffer 210 that causes further writes from the main processor to 20 be directed to a display list 212. Figure 10C shows that once main processor 110 is finished writing display list 212, it may issue an “End Display List” command that has the effect of automatically terminating the display list and redirecting the main processor command stream output back to FIFO buffer 210. One can visualize main processor 110 providing a redirectable “fire hose” command stream output that can 25 gush graphics commands into FIFO buffer 210, display list 212, and back to the

same or different FIFO buffer 212. The display lists 212 created in this manner can remain in memory 112 and reused for parts of images that remain static over several frames or frame portions.

Example Implementation Details

5 A processor to graphics interface unit portion 202 of the graphics and audio processor 114 command processor 200 contains the control logic for managing the FIFO buffers 210 in main memory 112. Figure 11 shows an example implementation. In the example shown, all CPU 110 writes to the graphics and audio processor 114 will be routed to the main memory 112. There are two
10 registers that define the portion of the main memory 112 that has been allocated to the graphics FIFO 210 attached to the graphics and audio processor 114:
the FIFO BASE register 822, and
the FIFO TOP register 824.

15 The FIFO_BASE register 822 defines the base address of the FIFO 210. The FIFO_TOP register 824 defines the last address in the FIFO.

20 Command processor 200 keeps track of the read and write pointers for FIFO 210 in hardware. Since all data written into the FIFO are cache line sized, there is no need to keep track of valid bytes. The write pointer 808 is incremented by 32 bytes every a cache line is written to an address that is between FIFO_BASE and FIFO_TOP (LSBs are 0). Reading of the FIFO 210 is also performed one cache line at a time. The read pointer is incremented by 32 after a cache line has been read.

Initially, read pointer 804 and write pointer 808 are initialized to point to the same location, which means the FIFO is empty (see Figure 8A). The FIFO full

condition is (read pointer - 1) = (write pointer) (see Figure 8B). Write pointer 808 wraps around to the FIFO_BASE 204(2) address after it reaches FIFO_TOP. The read pointer 804 also wraps around when it reaches FIFO_TOP 824. The read pointer 804 is controlled by the hardware to make sure it doesn't get ahead of the write pointer 808, even in the wrap around cases. The application running on processor 110 makes sure that the write pointer 808 doesn't surpass the read pointer 804 after wrapping around.

5 Data from two (or more) different frames can be resident in the same FIFO 210. A break point mechanism can be used to prevent the command processor 200 10 from executing the second frame before the first frame can be copied out of the embedded DRAM 702. When FIFO break point (register) 832 is enabled, command processor 200 will not read past the CP_FIFO_BRK register. The CPU 100 can program this register 832 at the end of a frame. CPU 110 has to flush the 15 write-buffer on the graphics and audio processor 114 and then read the FIFO write pointer 808. It then writes the value into the FIFO break register 832 and enables the break point.

20 If the size of the FIFO 210 is big enough to hold all the data sent in one frame, then the FIFO full condition shown in Figure 8B will never occur. However, this could mean allocating 2 to 4 Mbytes of main memory 112 for the FIFO buffer 210. Some application developers might not want to use that much memory for FIFO 210. In that case, the application should implement a flow control technique. Registers 826, 828 can be used to provide such flow control. Flow control is done 25 in the example embodiment by having graphics and audio processor 114 generate an interrupt back to the CPU 110 when the number of cache lines in the main memory 110 surpasses FIFO_HICNT 826. The processor 110 will take the interrupt and

spin or do other non-graphical tasks, until the number of cache-lines in the FIFO is less than a FIFO_LOCNT 828. The reason for providing such a hysteresis effect is that interrupt overhead is high and one does not want to bounce in and out of the interrupt routine just by checking that the contents of the FIFO 210 has gone below 5 the "high water mark". Interrupts can also be generated when the FIFO count goes below the LOCNT 828. This way, the application can perform other tasks and return when interrupted.

Example FIFO Buffer Allocation

In the preferred embodiment, the graphics API declares a static FXFifoObj 10 structure internally. This structure is initialized when GXInit is called:

```
GXFifoObj* GXInit (void* base, u32 size);
```

The FIFO base pointer is aligned to 32b in the preferred embodiment. The application is responsible for allocating the memory for the FIFO. The size parameter for allocation is the size of the FIFO in bytes (the minimum FIFO size is 15 64KB, and size is a multiple of 32B). By default, GXInit sets up the FIFO for immediate mode graphics; that is: both the CPU 110 and graphics processor 114 are attached to the FIFO, the read and write pointers are initialized to the base pointer, and high and low water marks are enabled. GXInit returns a pointer to the initialized GXFifoObj to the application.

20 If the application wants to operate in multi-buffered mode, then additional FIFOs must be allocated. Any number of such additional FIFO buffers 210 can be allocated. The application allocates the memory for each additional FIFO and initializes a GXFifoObj as well. The following example functions can be used to initialize the GXFifoObj:

```

void GXInitFifoBase(
    GXFifoObj*    fifo,
    void*          base,
    u32            size);
void GXInitFifoPtrs(
    GXFifoObj*    fifo
    void*          read_ptr,
    void*          write_ptr );
void GXInitFifoLimits(
    GXFifoObj*    fifo,
    u32            hi_water_mark,
    u32            lo_water_mark );

```

Normally, the application only needs to initialize the FIFO read and write pointers to the base address of the FIFO. Once initialized, the system hardware will control the read and write pointers automatically.

5 Attaching and Saving FIFOs

Once a FIFO has been initialized, it can be attached to the CPU 110 or the graphics processor 114 or both. Only one FIFO may be attached to either the CPU 110 or graphics processor 114 at the same time. Once a FIFO is attached to the CPU 110, the CPU may issue GX commands to the FIFO. When a FIFO is attached to the graphics processor 114, it will be enabled to read graphics commands from the FIFO. The following example functions attach FIFOs:

```

void GXSetCPUFifo( GXFifoObj* fifo );
void GXSetGPFifo( GXTfifoObj* fifo );
GXTfifoObj* GXGetCPUFifo ( void );
15 GXFifoObj* GXGetGPFifo ( void );

```

One may also inquire which FIFO objects are currently attached with these example functions:

```
GXFifoObj* GXGetCPUFifo( void );
GXFifoObj* GXGetGPFifo( void );
```

When in multi-buffer mode, and the CPU 110 is finished writing GX
 5 commands, the FIFO should be “saved” before switching to a new FIFO. The
 following example function “saves” the CPU FIFO:

```
void GXSaveCPUFifo( FXFifoObj* fifo );
```

When a FIFO is saved, the CPU write-gather buffer 111 is flushed to make
 sure all graphics commands are written to main memory 112. In addition, the
 10 current FIFO read and write pointers are stored in the GXFifoObj structure.

Notice that there is no save function for the graphics processor 114. Once a
 graphics processor is attached, graphics commands will continue to be read until
 either:

- the FIFO is empty,

15

- a FIFO breakpoint is encountered, or
- the GP is pre-empted.

FIFO Status

The following example functions can be used to read the status of a FIFO and
 the GP:

```
void GXGetFifoStatus(
    GXFifoObj* fifo,
    GXBool* overhi,
    GXBool* underlo,
    u32* fifo_cnt,
    GXBool* cpu_write,
    GXBool* gp_read,
    GXBool* fifowrap );
```

```
void GXGetGPStatus(
    GXBool*      overhi,
    GXBool*      underlow,
    GXBool*      readIdle,
    GXBool*      cmdIdle,
    GXBool*      brkpt );
```

GXGetFifoStatus gets the status of a specific FIFO. If the FIFO is currently attached to the CPU 110, the parameter `cpu_write` will be `GX_TRUE`. When the FIFO is currently attached to the graphics processor 114, the parameter `gp_read` will be `GX_TRUE`. When a FIFO is attached to either the CPU 110 or the graphics processor 114, the status will be read directly from the hardware's state. If the FIFO is not attached, the status will be read from the `GXFifoObj`. GXGetFifoStatus reports whether the specified FIFO has over flowed or has enough room to be written to. In general, the hardware cannot detect when a FIFO overflows, i.e., when the amount of data exceeds the size of the FIFO.

Although there is no general way to detect FIFO overflows, the hardware can detect when the CPU write pointer reaches the top of the FIFO. If this condition has occurred, the "fifowrap" argument will return `GX_TRUE`. The "fifowrap" argument can be used to detect FIFO overflows if the CPU's write pointer is always initialized to the base of the FIFO. "fifowrap" is set if the FIFO is currently attached to the CPU 110.

GXGetGPStatus can be used to get the status of the graphics processor 114 (regardless of the FIFO that attached to it). The minimum requirement to meet before attaching a new graphics processor FIFO is to wait for the graphics processor 114 to be idle (but additional constraints may also exist). The underlow and overhi

statuses indicate where the write pointer is, relative to the high and low water marks.

Example FIFO Flow Control

When a FIFO is attached to both the CPU and GP (immediate mode), care must be taken so that the CPU 110 stops writing commands when the FIFO is too full. A “high water mark” defines how full the FIFO can get before graphics commands will no longer be written to the FIFO. In the preferred embodiment, there may be up to 16KB of buffered graphics commands in the CPU, so it is recommended to set the high water mark to the (FIFO size – 16KB).

When the high water mark is encountered, the program will be suspended, but other interrupt-driven tasks such as audio will still be service. The programmer may also wish to specify which particular thread in a multi-threaded program should be suspended.

A “low water mark” defines how empty the FIFO must get after reaching a “high water mark” before the program (or thread) is allowed to continue. The low water mark is recommended to be set to (FIFO size / 2). The low water mark prevents frequent context switching of the program, since it does not need to poll some register or constantly receive overflow interrupts when the amount of new command data stays close to the high water mark.

When in multi-buffered mode, the high and low water marks are disabled. When a FIFO is attached to the CPU 110, and the CPU writes more commands than the FIFO will hold, the write pointer will be wrapped from the last address back to the base address. Previous graphics commands in the FIFO will be overwritten. It is possible to detect when the write pointer wraps over the top of the FIFO (which

indicates an overflow only if the FIFO write pointer was initialized to the base of the FIFO before commands were sent). See GXGetFifoStatus above.

In order to prevent FIFO (buffer) overflow in multi-buffered mode, a software-based checking scheme may be used. The program running on main 5 processor 110 should keep its own counter of the buffer size, and before any group of commands is added to the buffer, the program may check and see if there is room. If room is available, the size of the group may be added to the buffer size. If room is not available, the buffer may be flushed and a new one allocated.

Using Display List Calls

10 To call a display list from a FIFO buffer 210 in the preferred embodiment, the application first allocates space in memory in which to store the display list. Once the memory area has been set up, the application can then call for example:

```
void GXBeginDisplayList (
    void        *list
    u32        size);
```

15 Where the “list” argument is the starting address for where the display list will be stored and the “size” argument indicates the number of bytes available in the allocated space for writing display list commands to allow the system to check for overflow.

20 Once “GXBeginDisplayList” has been called, further GX commands are written to the display list instead of to the normal command FIFO. The “GXEndDisplayList” command signals the end of the display list, and it returns the command stream to the FIFO to which it had been directed previously. The

“GXEndDisplayList” command also returns the actual size of the created display list as a multiple of 32 bytes in the example embodiment.

In the example embodiment, display lists cannot be nested. This means that once a GXBeginDisplayList has been issued, it is illegal to issue either another

- 5 GXBeginDisplayList or a GXEndDisplayList command until a GXEndDisplayList command comes along. However, in alternate embodiments it would be possible to provide display list nesting to any desired nesting level.

Example Graphics FIFO Functions

The following example functions provide management of the graphics FIFO:

10 GXSetFifoBase:

Argument:

u32	BasePtr;	//Set base address of fifo in main memory.
u32	Size;	//Size of the fifo in bytes. (a 32 bytes multiple).
GXBool	Set Defaults	//Setup default fifo state.

15 Sets the graphics fifo limits. This function is called at initialization time. The fifo address can not be changed unless the graphics pipe is flushed. If SetDefault flag is set, then the fifo is reset (i.e., read/write pointers at fifo base) and interrupts are disabled. By default, the high water mark is set to 2/3 of the size and the low water mark is set to 1/3 of the size.

GXSetFifoLimits:

Argument

u32	HiWaterMark;	//Hi-water mark for the fifo.
u32	LoWaterMark;	//Low water mark.
u32	RdBreakMark;	//Read pointer break point.

This function sets the fifo limits. When the read pointer goes below low water mark or when write pointer goes above high water mark, the graphics hardware will interrupt the CPU. The RdBreakMark is used for setting read pointer break point.

5 **GXSetInterrupts:**

Argument:

<code>GXBool Underflow;</code>	//Enable/Disable low water mark interrupt.
<code>GXBool Overflow;</code>	//Enable/Disable high water mark interrupt.
<code>GXBool BreakPoint;</code>	//Enable/Disable fifo read break point.

Enables or disables fifo related interrupts. The BreakPoint is a feature than can be used to halt fifo reads by the CP while a previous frame is still being copied.

GXCLEARInterrupts:

Argument:

<code>GXBool Underflow;</code>	//Clear low water mark interrupt
<code>GXBool Overflow;</code>	//Clear high water mark interrupt.
<code>GXBool BreakPoint</code>	//Clear fifo read break point.

10

Clears a pending interrupt.

GXSetFifoPtrs:

Argument:

<code>u32 WritePtr;</code>	//Sets write pointer for fifo.
<code>u32 ReadPtr;</code>	//Sets read pointer.

15 Sets fifo read and write pointers. These pointers are maintained by the hardware. This function will override the hardware values (e.g., for display list compilation).

GXGetFifoStatus:**Argument:**

GXBool *UnderFlow;	//Fifo count is below low water mark.
GXBool *OverFlow;	//Fifo count is above high water mark.
GXBool *BreakPoint;	//Fifo read pointer is at break point.
u32 *FifoCount;	//Number of cachelines (32 bytes) in Fifo.

Returns fifo status and count.

Example Display List Functions

5 A display list is an array of pre-compiled commands and data for the graphics pipe. The following example commands are inserted into a FIFO buffer 210 to manipulate display lists.

GXBeginDisplayList:**Argument:**

void* BasePtr;	//Address of a buffer in for storing display list data.
u32 nBytes;	//Size of the buffer.

10 This function creates and starts a display list. The API is put in display list mode. All API functions, except any of the display list functions, following this call until EndDisplayList, send their data and commands to the display list buffer instead of graphics pipe. A display list can not be nested in this example, i.e., no display list functions can be called between a BeginDisplayList and EndDisplayList. The 15 memory for the display list is allocated by the application.

GXEndDisplayList:**Argument:**

None.

Return:

u32 nBytes //Number of bytes used for the display list.

This function ends currently opened display object and puts the system back in immediate mode.

5 **GXCallDisplayList:****Argument:**

```
void* BasePtr; //Address of a buffer in for storing display list data.
u32 nBytes; //Size of the buffer
```

This function executes the display list.

Example Register Formats:

The following table shows example registers in the command processor 200
10 that are addressable by CPU 110:

Register Name	Bit Fields: Description										
CP_STATUS Register 834	<table border="0"> <tr> <td>0:</td> <td>FIFO overflow (fifo_count > FIFO_HICNT)</td> </tr> <tr> <td>1:</td> <td>FIFO underflow (fifo_count < FIFO_LOCNT)</td> </tr> <tr> <td>2:</td> <td>FIFO read unit idle</td> </tr> <tr> <td>3:</td> <td>CP idle</td> </tr> <tr> <td>4:</td> <td>FIFO reach break point (cleared by disable FIFO break point)</td> </tr> </table>	0:	FIFO overflow (fifo_count > FIFO_HICNT)	1:	FIFO underflow (fifo_count < FIFO_LOCNT)	2:	FIFO read unit idle	3:	CP idle	4:	FIFO reach break point (cleared by disable FIFO break point)
0:	FIFO overflow (fifo_count > FIFO_HICNT)										
1:	FIFO underflow (fifo_count < FIFO_LOCNT)										
2:	FIFO read unit idle										
3:	CP idle										
4:	FIFO reach break point (cleared by disable FIFO break point)										

Register Name	Bit Fields: Description
CP_ENABLE Register 836	0: Enable FIFO reads, reset value is "0" disable 1: FIFO break point enable bit, reset value is "0" disable 2: FIFO overflow interrupt enable, reset value is "0" disable 3: FIFO underflow interrupt enable, reset value is "0" disable 4: FIFO write pointer increment enable, reset value is "1" enable 5: FIFO break point interrupt enable, reset value is "0" disable
CP_CLEAR Register 838	0: clear FIFO overflow interrupt 1: clear FIFO underflow interrupt
CP_STM_LOW Register 840	7:0 bits 7:0 of the Streaming Buffer low water mark in 32 bytes increment, default (reset) value is "0x0000"
CP_FIFO_BASEL 822	15:5 bits 15:5 of the FIFO base address in memory
CP_FIFO_BASE 822	9:0 bits 25:16 of the FIFO base address in memory
CP_FIFO_TOPL 824	15:5 bits 15:5 of the FIFO top address in memory
CP_FIFO_TOPH 824	9:0 bits 25:16 of the FIFO top address in memory
CP_FIFO_HICNTL 826	15:5 bits 15:5 of the FIFO high water count
CP_FIFO_HICNTH 826	9:0 bits 25:16 of the FIFO high water count
CP_FIFO_LOCNTL 828	15:5 bits 15:5 of the FIFO low water count
CP_FIFO_LOCNTH 828	9:0 bits 25:16 of the FIFO low water count
CP_FIFO_COUNTL 830	15:5 bits 15:5 of the FIFO_COUNT (entries currently in FIFO)
CP_FIFO_COUNTH 830	9:0 bits 25:16 of the FIFO_COUNT (entries currently in FIFO)
CP_FIFO_WPTRL 808	15:5 bits 15:5 of the FIFO write pointer
CP_FIFO_WPTRH 808	9:0 bits 25:15 of the FIFO write pointer
CP_FIFO_RPTRL 804	15:5 bits 15:5 of the FIFO read pointer
CP_FIFO_RPTRH 804	9:0 bits 25:15 of the FIFO read pointer
CP_FIFO_BRKL 832	15:5 bits 15:5 of the FIFO read address break point
CP_FIFO_BRKH 832	9:0 bits 9:0 if the FIFO read address break point

Other Example Compatible Implementations

Certain of the above-described system components 50 could be implemented as other than the home video game console configuration described above. For example, one could run graphics application or other software written for system 50

on a platform with a different configuration that emulates system 50 or is otherwise compatible with it. If the other platform can successfully emulate, simulate and/or provide some or all of the hardware and software resources of system 50, then the other platform will be able to successfully execute the software.

5 As one example, an emulator may provide a hardware and/or software configuration (platform) that is different from the hardware and/or software configuration (platform) of system 50. The emulator system might include software and/or hardware components that emulate or simulate some or all of hardware and/or software components of the system for which the application software was 10 written. For example, the emulator system could comprise a general purpose digital computer such as a personal computer, which executes a software emulator program that simulates the hardware and/or firmware of system 50.

Some general purpose digital computers (e.g., IBM or Macintosh personal computers and compatibles) are now equipped with 3D graphics cards that provide 15 3D graphics pipelines compliant with OpenGL, DirectX or other standard 3D graphics command APIs. They may also be equipped with stereophonic sound cards that provide high quality stereophonic sound based on a standard set of sound commands. Such multimedia-hardware-equipped personal computers running emulator software may have sufficient performance to approximate the graphics and 20 sound performance of system 50. Emulator software controls the hardware resources on the personal computer platform to simulate the processing, 3D graphics, sound, peripheral and other capabilities of the home video game console platform for which the game programmer wrote the game software.

Figure 12A illustrates an example overall emulation process using a host 25 platform 1201, an emulator component 1303, and a game software executable

binary image provided on a storage medium 62. Host 1201 may be a general or special purpose digital computing device such as, for example, a personal computer, a video game console, or any other platform with sufficient computing power. Emulator 1303 may be software and/or hardware that runs on host platform 1201, 5 and provides a real-time conversion of commands, data and other information from storage medium 62 into a form that can be processed by host 1201. For example, emulator 1303 fetches "source" binary-image program instructions intended for execution by system 50 from storage medium 62 and converts these program instructions to a target format that can be executed or otherwise processed by host 10 1201.

As one example, in the case where the software is written for execution on a platform using an IBM PowerPC or other specific processor and the host 1201 is a personal computer using a different (e.g., Intel) processor, emulator 1303 fetches 15 one or a sequence of binary-image program instructions from storage medium 1305 and converts these program instructions to one or more equivalent Intel binary-image program instructions. The emulator 1303 also fetches and/or generates graphics commands and audio commands intended for processing by the graphics and audio processor 114, and converts these commands into a format or formats that can be processed by hardware and/or software graphics and audio processing 20 resources available on host 1201. As one example, emulator 1303 may convert these commands into commands that can be processed by specific graphics and/or or sound hardware of the host 1201 (e.g., using standard DirectX, OpenGL and/or sound APIs).

Certain emulators of system 50 might simply "stub" (i.e., ignore) some or all 25 of the buffering and flow control techniques described above since they might have

much more memory resources than the example hardware implementation described above. Such emulators will typically respond to requests for buffer allocation by allocating memory resources, but might provide different flow control processing. Status and flow control requests as described above could be emulated by 5 maintaining an emulated state of the hardware, and using that state to respond to the status requests.

An emulator 1303 used to provide some or all of the features of the video game system described above may also be provided with a graphic user interface (GUI) that simplifies or automates the selection of various options and screen modes 10 for games run using the emulator. In one example, such an emulator 1303 may further include enhanced functionality as compared with the host platform for which the software was originally intended.

Figure 12B illustrates an emulation host system 1201 suitable for use with emulator 1303. System 1201 includes a processing unit 1203 and a system memory 1205. A system bus 1207 couples various system components including system memory 1205 to processing unit 1203. System bus 1207 may be any of several types of bus structures including a memory bus or memory controller, a peripheral bus, and a local bus using any of a variety of bus architectures. System memory 1207 includes read only memory (ROM) 1252 and random access memory (RAM) 1254. A basic input/output system (BIOS) 1256, containing the basic routines that help to transfer information between elements within personal computer system 1201, such as during start-up, is stored in the ROM 1252. System 1201 further includes various drives and associated computer-readable media. A hard disk drive 1209 reads from and writes to a (typically fixed) magnetic hard disk 1211. An 20 additional (possible optional) magnetic disk drive 1213 reads from and writes to a 25

removable "floppy" or other magnetic disk 1215. An optical disk drive 1217 reads from and, in some configurations, writes to a removable optical disk 1219 such as a CD ROM or other optical media. Hard disk drive 1209 and optical disk drive 1217 are connected to system bus 1207 by a hard disk drive interface 1221 and an optical drive interface 1225, respectively. The drives and their associated computer-readable media provide nonvolatile storage of computer-readable instructions, data structures, program modules, game programs and other data for personal computer system 1201. In other configurations, other types of computer-readable media that can store data that is accessible by a computer (e.g., magnetic cassettes, flash 5 memory cards, digital video disks, Bernoulli cartridges, random access memories (RAMs), read only memories (ROMs) and the like) may also be used.

A number of program modules including emulator 1303 may be stored on the hard disk 1211, removable magnetic disk 1215, optical disk 1219 and/or the ROM 1252 and/or the RAM 1254 of system memory 1205. Such program modules may 10 include an operating system providing graphics and sound APIs, one or more application programs, other program modules, program data and game data. A user may enter commands and information into personal computer system 1201 through input devices such as a keyboard 1227, pointing device 1229, microphones, joysticks, game controllers, satellite dishes, scanners, or the like. These and other 15 input devices can be connected to processing unit 1203 through a serial port interface 1231 that is coupled to system bus 1207, but may be connected by other interfaces, such as a parallel port, game port Fire wire bus or a universal serial bus (USB). A monitor 1233 or other type of display device is also connected to system 20 bus 1207 via an interface, such as a video adapter 1235.

System 1201 may also include a modem 1154 or other network interface means for establishing communications over a network 1152 such as the Internet. Modem 1154, which may be internal or external, is connected to system bus 123 via serial port interface 1231. A network interface 1156 may also be provided for 5 allowing system 1201 to communicate with a remote computing device 1150 (e.g., another system 1201) via a local area network 1158 (or such communication may be via wide area network 1152 or other communications path such as dial-up or other communications means). System 1201 will typically include other peripheral output devices, such as printers and other standard peripheral devices.

10 In one example, video adapter 1235 may include a 3D graphics pipeline chip set providing fast 3D graphics rendering in response to 3D graphics commands issued based on a standard 3D graphics application programmer interface such as Microsoft's DirectX 7.0 or other version. A set of stereo loudspeakers 1237 is also connected to system bus 1207 via a sound generating interface such as a 15 conventional "sound card" providing hardware and embedded software support for generating high quality stereophonic sound based on sound commands provided by bus 1207. These hardware capabilities allow system 1201 to provide sufficient graphics and sound speed performance to play software stored in storage medium 62.

20 All documents referenced above are hereby incorporated by reference.

While the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not to be limited to the disclosed embodiment, but on the contrary, is intended to cover various modifications and equivalent arrangements 25 included within the scope of the appended claims.

We Claim:

- 1 1. A graphics system including:
 - 2 a producer that outputs graphics commands,
 - 3 a consumer that consumes the graphics commands outputted by the producer,
 - 4 and
 - 5 a storage device coupled between the producer and the consumer, the storage
 - 6 device storing at least one buffer that receives and temporarily stores graphics
 - 7 commands outputted by the producer for delivery to the consumer, wherein the
 - 8 producer and the consumer are capable of accessing said buffer independently of
 - 9 one another.
- 1 2. A graphics system as in claim 1 wherein the producer and the consumer
- 2 have independent read and/or write pointers.
- 1 3. A graphics system as in claim 1 wherein the storage device stores plural
- 2 variable sized buffers disposed at selected locations within the storage device.
- 1 4. A graphics system as in claim 1 wherein the storage device stores plural
- 2 buffers each of which can be independently accessed by the producer and/or the
- 3 consumer.
- 1 5. The graphics system of claim 4 wherein the consumer is incapable of
- 2 writing to at least an active one of the plural buffers, but maintains, independently of
- 3 the producer, a write pointer for at least said active one of the plural buffers.
- 1 6. The graphics system of claim 2 wherein the consumer selectively
- 2 increments the consumer write pointer in response to the producer writing to the
- 3 active buffer.

1 7. The graphics system of claim 4 wherein the producer provides a producer
2 read pointer and a producer write pointer associated with a first of said plural
3 buffers, and the consumer independently maintains a consumer read pointer and a
4 consumer write pointer associated with said first of said plural buffers.

1 8. The graphics system of claim 6 wherein the consumer increments the
2 consumer read pointer as the consumer reads from an active buffer, and suspends
3 reading from the active buffer when the incremented consumer read pointer has a
4 predetermined relationship with the consumer write pointer.

1 9. The graphics system of claim 4 wherein a first of the plural buffers
2 includes a read command controlling the consumer to consume a set of graphics
3 commands the producer stores elsewhere within the storage device, and to resume
4 consuming graphics commands from the first buffer after consuming the graphics
5 commands stored elsewhere.

1 10. The graphics system of claim 9 wherein the read command specifies a
2 starting address and a length of a display list, the read command controlling the
3 consumer to read the display list of the specified length beginning at the specified
4 starting address.

1 11. The graphics system of claim 1 wherein the buffer provides circular first-
2 in-first-out access.

1 12. The graphics system of claim 1 wherein the buffer provides linear first-
2 in-first-out access.

1 13. The graphics system of claim 1 wherein the buffer can be selectively
2 attached to both the producer and the consumer simultaneously.

1 14. The graphics system of claim 1 wherein the buffer is attached to the
2 producer while a further buffer is attached to the consumer.

1 15. The system of claim 1 wherein the buffer is first attached to the producer,
2 and is subsequently detached from the producer and attached to the consumer.

1 16. The system of claim 1 wherein the buffer can be attached to the
2 producer, the consumer, or both.

1 17. The system of claim 1 wherein only one buffer is attached to the
2 producer at a time.

1 18. The system of claim 1 wherein only one buffer is attached to the
2 consumer at a time.

1 19. The system of claim 1 wherein the buffer has a maximum size of 16 KB.

1 20. The system of claim 1 wherein the producer sets the size of the buffer.

1 21. The system of claim 1 wherein the buffer is dynamically sized to store a
2 frame of graphics commands.

1 22. The system of claim 1 wherein the producer declares the buffer by
2 issuing a graphics buffer initialization command specifying buffer starting address
3 and buffer length.

1 23. The system of claim 1 wherein the buffer has a length that is a multiple of
2 32 bytes and has a minimum size of 64 KB.

1 24. The graphics system of claim 1 wherein the producer may write a
2 breakpoint into the buffer, the consumer suspending consumption of graphics
3 commands upon encountering the breakpoint.

1 25. The system of claim 1 wherein the buffer has an overflow status indicator
2 indicating when the producer overwrites a location therein.

1 26. The system of claim 1 further including a hardware status register that
2 indicates the status of the buffer.

1 27. The system of claim 26 wherein the status register includes the following
2 parameters:

3 position of a producer write pointer relative to buffer full and buffer empty;
4 buffer overflow;
5 whether the producer is currently writing into the buffer; and
6 whether the consumer is currently reading from the buffer.

1 28. The system of claim 1 further including a hardware controller coupled to
2 the buffer, the hardware controller providing flow control logic to prevent writes
3 from overrunning reads.

1 29. The system of claim 1 further including a hardware controller coupled to
2 the buffer, the hardware controller wrapping read and write pointers from a last
3 location to a first location thereof.

1 30. The graphics system of claim 1 wherein the producer comprises a
2 processor and the consumer comprises a graphics processor including a graphics
3 pipeline.

1 31. The system of claim 1 wherein the storage device comprises a main
2 system memory, and the producer dynamically allocates said buffer within the main
3 system memory.

1 32. A graphics system including:

2 a storage buffer that receives and temporarily stores graphics commands;
3 a producer that writes graphics commands into said buffer, said producer
4 maintaining a producer write pointer and a producer read pointer associated with the
5 buffer; and

6 a consumer that consumes the graphics commands stored within the buffer,
7 the consumer maintaining a consumer write pointer that is independent of the
8 producer write pointer, and a consumer read pointer that is independent of the
9 producer read pointer.

1 33. The graphics system of claim 32 wherein the consumer increments the
2 consumer read pointer each time the consumer consumes from the buffer, and
3 suspends consumption from the buffer when the consumer read pointer has a
4 predetermined relationship with the consumer write pointer.

1 34. The graphics system of claim 32 wherein the consumer selectively auto-
2 increments the consumer write pointer in response to the producer writing to the
3 buffer.

1 35. The graphics system of claim 32 wherein the producer sends the
2 consumer a configuration command specifying whether the consumer should auto-
3 increment the consumer write pointer in response to producer writes to the buffer.

1 36. In a graphics system including a graphics command producer that writes
2 graphics commands into a buffer based on a producer write pointer and a graphics
3 command consumer that reads graphics commands from the buffer based on a
4 consumer read pointer,

5 an improvement comprising:

6 a consumer write pointer independently maintained by the consumer, the
7 consumer write pointer indicating the extent of valid data the producer has written
8 into said buffer, the consumer ceasing to consume graphics commands from the
9 buffer upon the consumer read pointer having a predetermined relationship to the
10 consumer write pointer.

1 37. In an interactive graphics system including a processor module executing
2 an application, a graphics processor module and at least one memory coupled to the
3 processor module and to the graphics processor module, a method of controlling the
4 flow of graphics commands between the processor module and the graphics
5 processor module comprising:

6 dynamically establishing, under control of the application, a variable number
7 of FIFO buffers in the memory, the application specifying the size of each of the
8 FIFO buffers;

9 the application controlling the processor module to write graphics commands
10 into at least a first of the plurality of FIFO buffers; and

11 the application sending graphics commands to the graphics processor module
12 that control the graphics processor module to read independently of said processor
13 writes, the graphics command from the first FIFO buffer.

1 38. The graphics system of claim 37 wherein the processor module provides
2 a processor module read pointer and a processor module write pointer associated
3 with a first of said plurality of buffers, and the graphics processor module
4 independently maintains a graphics processor module read pointer and a graphics
5 processor module write pointer associated with said first buffer.

1 39. The graphics system of claim 37 wherein the graphics processor module
2 increments the graphics processor module read pointer each time the graphics
3 processor module reads from the first buffer, and suspends reading from the first
4 buffer when the graphics processor module read pointer has a predetermined
5 relationship with the graphics processor module write pointer.

1 40. The graphics system of claim 37 wherein the graphics processor module
2 selectively auto-increments the graphics processor module write pointer in response
3 to the processor module writing to the first buffer.

1 41. The graphics system of claim 37 wherein the graphics processor module
2 maintains, independently of the processor module, a write pointer for at least an
3 active one of the plurality of buffers.

1 42. The method of claim 37 further including setting a breakpoint, and at
2 least temporarily suspending the graphics processor module from reading a buffer in
3 response to the graphics processor module encountering the breakpoint.

1 43. The method of claim 37 wherein the selectively controlling step includes
2 suspending the processor module from writing to the buffer upon detection of an
3 overflow.

1 44. A method of controlling the flow of graphics data comprising:
2 writing graphics data into plural variable sized FIFO buffers each having
3 plural storage locations;
4 setting a breakpoint associated with at least one of the plural storage
5 locations;
6 reading graphics data from the plural buffers in a predetermined order;

7 temporarily suspending the reading step upon encountering the at least one
8 location associated with the breakpoint, and generating an interrupt; and
9 resuming the reading step in response to receipt of a clear interrupt command.

1 45. The method of claim 44 wherein the resuming step is performed in
2 response to receipt of a disable breakpoint command.

1 46. The method of claim 44 wherein:

2 the writing step comprises writing graphics data corresponding to a first
3 image frame into a first part of the buffer, and writing graphics data corresponding
4 to a second image frame into a second part of the buffer; and

5 the setting step comprises setting the breakpoint to be associated with a
6 location separating the first and second buffer portions.

1 47. The method of claim 44 wherein the predetermined order is first-in-first-
2 out.

1 48. The method of claim 44 wherein the writing step is performed by general
2 purpose processing hardware, and the reading step is performed by special purpose
3 graphics hardware.

1 49. The method of claim 44 wherein the reading and writing steps are
2 performed substantially simultaneously.

1 50. The method of claim 44 wherein the writing step completes before the
2 reading step begins.

1 51. The method of claim 44 wherein the resumed reading step continues until
2 a further breakpoint is encountered, the buffer is empty, or an image frame
3 represented by the graphics data is aborted.

1 52. The method of claim 44 further including indicating the status of the
2 buffer.

1 53. The method of claim 52 wherein the status indicating step includes
2 indicating at least three of the following parameters:

3 position of a write pointer relative to buffer full and buffer empty;
4 buffer overflow;
5 the writing step is active;
6 whether command processing is idle; and
7 the reading step is active.

1 54. The method of claim 44 wherein the writing step comprises writing the
2 buffer circularly, and the reading step comprises reading the buffer circularly.

1 55. A graphics system including:

2 a storage device that receives and temporarily stores graphics commands;
3 a producer that writes commands into a buffer within said storage device, said
4 commands including a first set of graphics commands and a command referencing a
5 second set of graphics commands stored elsewhere within said storage device; and
6 a consumer that consumes the first set of graphics commands stored within
7 the buffer and, in response to encountering the referencing command, consumes the
8 second set of graphics commands referenced thereby and subsequently returns to the
9 buffer to consume additional commands therefrom.

1 56. The graphics system of claim 55 wherein the buffer is a circular buffer.

1 57. The graphics system of claim 55 wherein the referencing command
2 specifies a starting address of a display list, the referencing command controlling the
3 consumer to read the display list beginning at the specified starting address.

1 58. The graphics system of claim 55 wherein the referencing command
2 specifies a number of data units the consumer is to consume.

1 59. The graphics system of claim 55 wherein the consumer is incapable of
2 writing to the buffer, but maintains, independently of the producer, a write pointer
3 for the buffer.

1 60. In a graphics system, a method for passing graphics commands from a
2 producer of graphics commands to a consumer of graphics commands, the method
3 comprising:

4 creating plural variable sized buffers disposed at variable locations within a
5 memory coupled to the producer and the consumer,

6 temporarily storing graphics commands produced by the producer in the
7 variable sized buffers;

8 consuming the graphics commands from the variable sized buffers with the
9 consumer by accessing the buffers independently of the producer; and

10 generating at least a part of a graphics image based at least in part on the
11 consumed graphics commands.

1 61. The method of claim 60 wherein the consumer is incapable of writing to
2 at least an active one of the plural buffers, and the method further includes the
3 consumer maintaining, independently of the producer, a write pointer for at least
4 said active one of the plural buffers.

1 62. The method of claim 60 further including maintaining, with the producer,
2 a producer read pointer and a producer write pointer associated with a first of said
3 plural buffers, and the independently maintaining, with the consumer, a consumer
4 read pointer and a consumer write pointer associated with said first of said plural
5 buffers.

1 63. The graphics system of claim 62 further including incrementing, with the
2 consumer, a consumer read pointer as the consumer reads from an active buffer, and
3 suspending reading from the active buffer when the incremented consumer read
4 pointer has a predetermined relationship with the consumer write pointer.

1 64. The graphics system of claim 63 further including selectively
2 incrementing the consumer write pointer in response to the producer writing to the
3 active buffer.

1 65. The method of claim 60 wherein a first of the plural buffers includes a
2 read command, and the method further includes:

3 (a) consuming a set of graphics commands the producer stores elsewhere
4 within the storage device in response to encountering the read command, and

5 (b) resuming consumption of graphics commands from the first buffer after
6 consuming the graphics commands stored elsewhere.

1 66. The graphics system of claim 65 wherein the read command specifies a
2 starting address and a length of a display list, and step (a) includes controlling the
3 consumer to read the display list of the specified length beginning at the specified
4 starting address.

1 67. The method of claim 60 wherein a first of the plural buffers provides
2 circular first-in-first-out access.

1 68. The method of claim 60 wherein a first of the plural buffers provides
2 linear first-in-first-out access.

1 69. The method of claim 60 further including selectively attaching any of the
2 plural buffers to both the producer and the consumer simultaneously.

1 70. The method of claim 60 further including attaching a first of the plural
2 buffers to the producer and attaching a second of the plural buffers to the consumer.

1 71. The system of claim 60 further including attaching a first of the plural
2 buffers to the producer, and subsequently detaching the first buffer from the
3 producer and attaching the first buffer to the consumer.

1 72. The system of claim 60 further including attaching any of the plural
2 buffers to the producer, the consumer, or both.

1 73. The system of claim 60 further including attaching only one of the plural
2 buffers to the producer at a time.

1 74. The system of claim 60 further including attaching only one of the plural
2 buffers to the consumer at a time.

1 75. A method for producing images including:

2 maintaining a producer write pointer and a producer read pointer associated
3 with a buffer;

4 writing graphics commands into the buffer, and updating at least the write
5 pointer in response to the writing;

6 maintaining, in association with the buffer, a consumer write pointer that is
7 independent of the producer write pointer, and a consumer read pointer that is
8 independent of the producer read pointer;

9 consuming the graphics commands stored within the buffer, and updating at
10 least the read pointer in response to the consuming; and

11 producing at least a part of a graphics image at least in part in response to the
12 consuming step.

1 76. A method of producing images including:

2 writing commands into a buffer within a storage device, said commands
3 including a first set of graphics commands and a command referring to a second set
4 of graphics commands stored elsewhere within said storage device;

5 consuming the first set of graphics commands stored within the buffer;

6 in response to encountering the referring command, consuming the second set
7 of graphics commands and subsequently automatically returning to consume
8 additional commands from the buffer; and

9 generating at least a part of an image at least in part in response to the
10 consumed first and second sets of graphics commands.

1 77. The method of claim 76 wherein the second set of graphics commands
2 comprises a display list.

1 78. A method of generating data structures comprising:

2 writing a graphics command stream into a command stream buffer, said
3 command stream including a predetermined command signifying the beginning of a
4 display list; and

5 in response to the predetermined command, redirecting the graphics
6 command stream from the command stream buffer to a display list buffer.

1 79. The method of claim 78 wherein the command stream buffer comprises a
2 first-in-first-out buffer.

1 80. The method of claim 78 further including writing a further predetermined
2 command that redirects the graphics command stream from the display list buffer
3 back to the command stream buffer.

1 81. A method of supplying 3D graphics commands to a 3D graphics
2 command consumer comprising:

3 (a) storing a command sequence beginning at a predetermined storage
4 location; and

5 (b) supplying a graphics command stream through a FIFO buffer to the
6 consumer, the stream including at least one command that refers the command
7 consumer to the predetermined storage location,

8 wherein the producer returns to the FIFO buffer after consuming the
9 command sequence beginning at the predetermined storage location.




Fig. 1





Fig. 2






Fig. 4




Fig. 5 EXAMPLE GRAPHICS PROCESSOR FLOW




Fig. 6 EXAMPLE MULTI - BUFFERING




Fig. 7 EXAMPLE INDEPENDENT CONSUMER AND PRODUCER READ AND WRITE POINTERS




Fig. 8B FULL CONDITION




Fig. 8A EMPTY CONDITION




Fig. 9 EXAMPLE DISPLAY LIST CALL FROM COMMAND FIFO




Fig. 10A EXAMPLE WRITE TO FIFO BUFFER




Fig. 10B EXAMPLE BEGIN DISPLAY LIST COMMAND




Fig. 10C EXAMPLE END DISPLAY LIST COMMAND




Fig. 11 EXAMPLE FIFO MANAGER




Fig. 12A




Fig. 12B

Abstract Of The Disclosure

A graphics system including a custom graphics and audio processor produces exciting 2D and 3D graphics and surround sound. The system includes a graphics and audio processor including a 3D graphics pipeline and an audio digital signal processor. Techniques for efficiently buffering graphics data between a producer and a consumer within a low cost graphics systems such as a 3D home video game overcome the problem that a small-sized FIFO buffer in the graphics hardware may not adequately load balance a producer and consumer – causing the producer to stall when the consumer renders bit primitives. One aspect of the invention solves this invention by allocating part of main memory to provide a variable number of variable sized graphics commands buffers. Applications can specify the number of buffers and the size of each. All writes to the graphics FIFO can be routed a buffer in main memory. The producer and consumer independently maintain their own read and write pointers, decoupling the producer from the consumer. The consumer does not write to the buffer, but uses its write pointer to keep track of data valid positions within the buffer. The producer can write a read command to a buffer that directs the consumer to read a string of graphics commands (e.g., display list) stored elsewhere in the memory, and to subsequently return to reading the rest of the buffer. Display lists can be created by simply writing a command that redirects the output of the producer to a display list buffer.